KR970010128A - 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로 - Google Patents
데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로 Download PDFInfo
- Publication number
- KR970010128A KR970010128A KR1019950028397A KR19950028397A KR970010128A KR 970010128 A KR970010128 A KR 970010128A KR 1019950028397 A KR1019950028397 A KR 1019950028397A KR 19950028397 A KR19950028397 A KR 19950028397A KR 970010128 A KR970010128 A KR 970010128A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- video control
- signal
- inputting
- control circuit
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J5/00—Devices or arrangements for controlling character selection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Record Information Processing For Printing (AREA)
- Editing Of Facsimile Originals (AREA)
- Television Signal Processing For Recording (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야
프린터의 출력을 제어하는 비디오 제어회로에 관한 것이다
2. 발명이 해결하려고 하는 기술적 과제
데이타를 분할하는 방법과 축소하는 방법을 동시에 구현할 수 있는 비디오 제어방법을 제공함에 있다.
3. 발명의 해결방법의 요지
입력되는 데이타를 외부 제어신호에 응답하여 분할하는 방법과 상기 데이타를 외부 인에이블신호에 응답하여 축소하는 방법을 동시에 구현하거나 또는 한가지 방법만을 구현 할 수 있는 비디오 제어방법을 제공한다.
4. 발명의 중요한 용도
프린터에 적합하게 사용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 분할 및 축소기능을 함께 구현하기 위한 비디오 제어회로도.
Claims (2)
- 입력되는 데이타가 프린트되는 동작을 제어하는 비디오 제어회로에 있어서; 상기 데이타를 입력으로 하는 제1입력단자와 상기 데이타를 분할하기 위한 제어신호를 입력으로 하는 제2입력단자를 가지는 제1앤드게이트와 상기 데이타의 지연된 신호를 축소하기 위한 제어신호에 의해 제어되어 축소신호를 발생하는 트라이 스테이트 버퍼와, 상기 트라이 스테이트 버퍼의 출력 상태를 유지시키기 위한 버스홀더회로와, 상기 축소신호를 입력으로 하는 제1입력단자와 상기 데이타를 입력으로 하는 제2입력단자를 가지는 제2앤드게이트와, 상기 제1 및 제2앤드게이트의 출력단자에 접속된 제3앤드게이트를 가짐을 특징으로 하는 비디오 제어회로.
- 입력되는 데이타가 프린트되는 동작을 제어하는 비디오 제어방법에 있어서; 상기 데이타를 외부 제어신호에 응답하여 분할하는 방법과 상기 데이타를 외부 인에이블신호에 응답하여 축소하는 방법을 동시에 구현하거나 또는 상기 두 방법 중 한 가지 방법만을 구현할 수 있는 비디오 제어방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950028397A KR0146541B1 (ko) | 1995-08-31 | 1995-08-31 | 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로 |
JP23234496A JP4122071B2 (ja) | 1995-08-31 | 1996-09-02 | データの分割及び縮小が実行可能なビデオ制御回路 |
US08/707,447 US5887123A (en) | 1995-08-31 | 1996-09-03 | Video controller and video control method for chopping and shrinking data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950028397A KR0146541B1 (ko) | 1995-08-31 | 1995-08-31 | 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970010128A true KR970010128A (ko) | 1997-03-27 |
KR0146541B1 KR0146541B1 (ko) | 1998-08-17 |
Family
ID=19425739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950028397A KR0146541B1 (ko) | 1995-08-31 | 1995-08-31 | 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5887123A (ko) |
JP (1) | JP4122071B2 (ko) |
KR (1) | KR0146541B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6891421B2 (en) * | 2002-12-17 | 2005-05-10 | Intel Corporation | Method and apparatus for on die clock shrink burst mode |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4042958A (en) * | 1975-09-10 | 1977-08-16 | Idr, Inc. | Row grabbing system |
US4163260A (en) * | 1976-01-24 | 1979-07-31 | Mita Industrial Company | System for reducing band width of image signal |
-
1995
- 1995-08-31 KR KR1019950028397A patent/KR0146541B1/ko not_active IP Right Cessation
-
1996
- 1996-09-02 JP JP23234496A patent/JP4122071B2/ja not_active Expired - Fee Related
- 1996-09-03 US US08/707,447 patent/US5887123A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09135343A (ja) | 1997-05-20 |
KR0146541B1 (ko) | 1998-08-17 |
JP4122071B2 (ja) | 2008-07-23 |
US5887123A (en) | 1999-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910010506A (ko) | 반도체 장치 | |
KR920015719A (ko) | Cmos 출력 버퍼 회로 | |
KR950026117A (ko) | 고속 데이타 전송을 위한 부스트랩 회로 | |
KR890013769A (ko) | 중간전위생성회로 | |
KR900013718A (ko) | 수직 퓨즈 어레이용 고속 ecl입력 버퍼 | |
KR860002825A (ko) | 동기 버퍼 회로 | |
KR970010128A (ko) | 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로 | |
KR890001325A (ko) | 제어된 사다리꼴 회전율을 갖는 버스 전송기 | |
KR870009382A (ko) | 두 홀드루우프를 갖는 랫치회로 | |
KR960024820A (ko) | 전류소모를 줄인 신호 입력버퍼 | |
KR860002122B1 (ko) | 레이저 빔 프린터의 페이지 버퍼용 비디오 신호 발생장치 및 그 운용 방법 | |
KR970002828A (ko) | 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로 | |
KR890015172A (ko) | 표시 및 묘화 제어시스템 | |
KR950009456A (ko) | 마이크로 콘트롤러의 입출력 제어회로 | |
KR970051112A (ko) | 듀얼 출력 포트를 가지는 싱크 램 | |
KR970055527A (ko) | 출력버퍼 회로 | |
KR890012450A (ko) | 논리회로 | |
KR960019990A (ko) | 저잡음 고속 출력버퍼 | |
KR960027318A (ko) | 어드레스 천이 검출의 합회로 | |
KR970024590A (ko) | 입출력겸용 포트의 제어장치 | |
KR970012735A (ko) | 출력 데이타 안정화를 위한 라이트 드라이버 | |
KR890017612A (ko) | 프로그램머블 로직 콘트롤러의 프로그램 카운터 | |
KR900015462A (ko) | 스태틱램의 데이타 출력버퍼 | |
KR900017325A (ko) | 반이중 통신시의 데이터 역류방지회로 | |
JPH06230866A (ja) | インターフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080502 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |