KR0146541B1 - 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로 - Google Patents

데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로

Info

Publication number
KR0146541B1
KR0146541B1 KR1019950028397A KR19950028397A KR0146541B1 KR 0146541 B1 KR0146541 B1 KR 0146541B1 KR 1019950028397 A KR1019950028397 A KR 1019950028397A KR 19950028397 A KR19950028397 A KR 19950028397A KR 0146541 B1 KR0146541 B1 KR 0146541B1
Authority
KR
South Korea
Prior art keywords
data
video control
signal
reduction
inputting
Prior art date
Application number
KR1019950028397A
Other languages
English (en)
Other versions
KR970010128A (ko
Inventor
강정선
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950028397A priority Critical patent/KR0146541B1/ko
Priority to JP23234496A priority patent/JP4122071B2/ja
Priority to US08/707,447 priority patent/US5887123A/en
Publication of KR970010128A publication Critical patent/KR970010128A/ko
Application granted granted Critical
Publication of KR0146541B1 publication Critical patent/KR0146541B1/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J5/00Devices or arrangements for controlling character selection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Record Information Processing For Printing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Television Signal Processing For Recording (AREA)
  • Studio Circuits (AREA)
  • Image Processing (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야:
프린터의 출력을 제어하는 비디오 제어회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
데이타를 분할하는 방법과 축소하는 방법을 동시에 구현할 수 있는 비디오 제어방법을 제공함에 있다.
3. 발명의 해결방법의 요지:
입력되는 데이타를 외부 제어신호에 응답하여 분할하는 방법과 상기 데이타를 외부 인에이블신호에 응답하여 축소하는 방법을 동시에 구현하거나 또는 한가지 방법만을 구현할 수 있는 비디오 제어방법을 제공한다.
4. 발명의 중요한 용도:
프린터에 적합하게 사용된다.

Description

데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로
제1도는 본 발명에 따라 분할 및 축소기능을 함께 구현하기 위한 비디오 제어회로도.
제2도는 본 발명에 따라 데이타 신호를 분할하기 위한 타이밍도.
제3도는 본 발명에 따라 데이타 신호를 축소하기 위한 타이밍도.
본 발명은 입력되는 데이타를 프린트하는 프린터에 관한 것으로, 특히 분할 및 축소기능을 가지는 비디오 제어회로에 관한 것이다.
일반적으로 레이저 빔 프린터에서 프린터하고자 하는 비데오 데이타를 다루는 방법에 있어서 분할(Chopping)과 축소(Shrinking)의 방법이 있다. 상기 분할이란 하나의 데이타를 여러 구간으로 나누어 각 구간에 해당하는 부분을 활성화시킬 것인가를 결정하는 것이고, 상기 축소란 상기 데이타를 얼마만큼 축소시킬 것인가를 결정하는 것이다. 그리고 데이타의 구간은 분할과 축소의 패턴을 결정하는 레지스터의 비트수에 따라서 나뉘어진다. 이러한 각 비트는 데이타 구간의 활성상태를 나타내게 된다.
한편, 일반적인 비데오 제어회로(Video Controller)에서는 상기 두가지중 하나만이 내장되어 있어 어느 한가지만을 이용해야 하는 문제점이 있었다.
따라서, 본 발명의 목적은 분할과 축소방법을 둘다 동시에 또는 하나씩 이용할 수 있는 비데오 제어회로를 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 입력되는 데이타를 외부 제어신호에 응답하여 분할하는 방법과 상기 데이타를 외부 인에이블신호에 응답하여 축소하는 방법을 동시에 구현하거나 또는 한 가지 방법만을 구현할 수 있는 비디오 제어방법을 가지는 것을 특징으로 한다.
이하 본 발명의 바람직할 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.
도면들중 동일한 구성요소 및 부분들은 가능한한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
제1도는 본 발명에 따른 비데오 제어회로를 도시한 것이다.
구성을 살펴보면, 상기 데이타신호 DATA를 입력으로 하는 제1입력단자와 상기 분할방법을 실행하기 위한 제어신호 CH를 입력으로 하는 제2입력단자를 가지는 앤드게이트(20)와, 사익 데이타 신호 DATA가 지연회로(10)에 의해 지연된 제1데이타 신호 DATA°를 상기 축소방법을 실행하기 위한 제어신호 CT에 의해 제어하여 축소신호 SH를 발생하는 트라이 스테이트 버퍼(Tri-State Buffer, 40)와, 상기 트라이 스테이트 버퍼(40)의 출력상태를 유지시키기 위한 버스홀더회로(Busholder, 50)와, 상기 축소신호 SH를 입력으로 하는 제1입력단자와 상기 데이타신호 DATA를 입력으로 하는 제2입력단자를 가지는 앤드게이트(30)와, 상기 앤드게이트(20)와 (30)의 출력단자에 접속된 앤드게이트(60)를 가진다.
동작을 살펴보면, 연속된 상기 데이타신호 DATA가 같은 상태라면 축소의 효과는 처음 데이타신호만 나타나게 된다. 이러한 동작은 제2도와 제3도를 통하여 상세히 설명될 것이다.
제2도는 데이타신호를 분할하기 위한 타이밍도이다.
제3도는 데이타신호를 축소하기 위한 타이밍도이다.
상기 분할과 축소하기 위한 데이타신호 DATA의 구간수가 N(정수)이라고 했을 경우의 예를 들어 설명할 것이다. 또한 상기 분할과 축소하기 위해 대응되는 비트수가 N(정수)인 레지스터가 각각 존재한다.
상기 분할의 경우는 상기 레지스터의 각 구간에 대응되는 비트의 상태에 따라 활성상태가 결정되고, 상기 축소의 경우는 상기 데이타의 축소정도를 나타내기 위한 제어신호 CT에 따라 축소된다. 이러한 축소는 전구간중 한 구간을 축소한 예이다.
상기 레지스터의 셋팅에 따라 상기 분할 또는 축소중 어느 하나만을 구현할 수 있고, 또는 상기 앤드게이트(60)의 출력단자로부터 발생되는 출력신호 DOUT와 상기 데이타신호 DATA를 먹싱(Muxing)하여 상기 데이타신호 DATA를 바이패스(By-pass)시킬 수도 있다. 즉, 상기 앤드게이트(20)의 출력신호 CHO와 상기 앤드게이트(30)의 출력신호 SHO의 조합에 의해 한 출력신호만 패스시키던지 또는 두 신호의 합성된 출력신호를 패스시킴으로써 이루어질 수 있다.
상기한 바와 같은 본 발명은 분할과 축소를 동시에 또는 한가지 방법만 구현할 수 있는 효과가 있다.
상기한 본 발명은 도면을 중심으로 예를 들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (2)

  1. 입력되는 데이타가 프린트되는 동작을 제어하는 비디오 제어회로에 있어서; 상기 데이타를 입력으로 하는 제1입력단자와 상기 데이타를 분할하기 위한 제어신호를 입력으로 하는 제2입력단자를 가지는 제1앤드게이트와, 상기 데이타의 지연된 신호를 축소하기 위한 제어신호에 의해 제어되어 축소신호를 발생하는 트라이 스테이트 버퍼와, 상기 트라이 스테이트 버퍼의 출력상태를 유지시키기 위한 버스홀더회로와, 상기 축소신호를 입력으로 하는 제1입력단자와 상기 데이타를 입력으로 하는 제2입력단자를 가지는 제2앤드게이트와, 상기 제1 및 제2앤드게이트의 출력다낮에 접속된 제3앤드게이트를 가짐을 특징으로 하는 비디오 제어회로.
  2. 입력되는 데이타가 프린트되는 동작을 제어하는 비디오 제어방법에 있어서, 상기 데이타를 외부 제어신호에 응답하여 분할하는 방법과 상기 데이타를 외부 인에이블신호에 응답하여 축소하는 방법을 동시에 구현하거나 또는 상기 두 방법 중 한 가지 방법만을 구현할 수 있는 비디오 제어방법.
KR1019950028397A 1995-08-31 1995-08-31 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로 KR0146541B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950028397A KR0146541B1 (ko) 1995-08-31 1995-08-31 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로
JP23234496A JP4122071B2 (ja) 1995-08-31 1996-09-02 データの分割及び縮小が実行可能なビデオ制御回路
US08/707,447 US5887123A (en) 1995-08-31 1996-09-03 Video controller and video control method for chopping and shrinking data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950028397A KR0146541B1 (ko) 1995-08-31 1995-08-31 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로

Publications (2)

Publication Number Publication Date
KR970010128A KR970010128A (ko) 1997-03-27
KR0146541B1 true KR0146541B1 (ko) 1998-08-17

Family

ID=19425739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950028397A KR0146541B1 (ko) 1995-08-31 1995-08-31 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로

Country Status (3)

Country Link
US (1) US5887123A (ko)
JP (1) JP4122071B2 (ko)
KR (1) KR0146541B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891421B2 (en) * 2002-12-17 2005-05-10 Intel Corporation Method and apparatus for on die clock shrink burst mode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042958A (en) * 1975-09-10 1977-08-16 Idr, Inc. Row grabbing system
US4163260A (en) * 1976-01-24 1979-07-31 Mita Industrial Company System for reducing band width of image signal

Also Published As

Publication number Publication date
JPH09135343A (ja) 1997-05-20
US5887123A (en) 1999-03-23
KR970010128A (ko) 1997-03-27
JP4122071B2 (ja) 2008-07-23

Similar Documents

Publication Publication Date Title
US5036221A (en) Circuit for eliminating metastable events associated with a data signal asynchronous to a clock signal
US4383304A (en) Programmable bit shift circuit
US5522048A (en) Low-power area-efficient and robust asynchronous-to-synchronous interface
KR960042413A (ko) 데이터 처리 시스템
KR0146541B1 (ko) 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로
KR890002768A (ko) 하나 이상의 입력 비동기 레지스터
US4771405A (en) Hidden control bits in a control register
US4755968A (en) Buffer memory device controlled by a least recently used method
KR100199190B1 (ko) 데이타 포착회로
JPH0566872B2 (ko)
KR920008260B1 (ko) 3-상태(tri-state) 방지용 논리회로
RU1786481C (ru) Устройство дл ввода в ЭВМ дискретных сигналов
US5191654A (en) Microprocessor for high speed data processing
KR0131431Y1 (ko) 신호 디바운스회로
JP3221003B2 (ja) 入出力ポート
KR880000912Y1 (ko) 비동기 펄스 신호의 택일회로
RU1803917C (ru) Устройство дл вывода информации
KR900008237Y1 (ko) 대기상태 신호 발생회로
JPS61134998A (ja) 読出し専用メモリ
KR940015801A (ko) 다수의 블럭에서 1개의 데이타 레지스터를 동시에 콘트롤하는 로직회로
KR930018844A (ko) 쉬프트신호의 구간을 조정하는 쉬프트클럭발생회로
KR930023831A (ko) 메모리 콘트롤회로
JPS63193606A (ja) パルス調整回路
JPS61189014A (ja) ひずみ付加回路
KR910012969A (ko) 양방향 병렬포트

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee