RU1786481C - Устройство дл ввода в ЭВМ дискретных сигналов - Google Patents

Abstract

Использование: программно-аппаратное вычисление булевых функций. Цель: расширение функциональных возможностей за счёт выполнени  операций конъюнкции и сложени  по модулю 2 входных данных при их введений в ЭВМ, Сущность изобретени : устройство содержит: шинный формирователь(ШНФ) 1, элементы И (ЭМИ) 2-7, регистры (PC) 8 и 9, элементы ИЛИ (ЭМИЛИ) 10-13, группу элементов И стрем  состо ни ми на выходе (ГПЭИ) 14.1-14.В, где В - разр дность входного сигнала, группу элементов И-НЕ с трем  состо ни ми на выходе (ГПЭИ-НЕ) 15.1-15,В, группу элеI- 9

Description

Тма. 1

SM

ментов И (ГПЭИ) 16.1-16.В, злемент сложени  по модулю 2 (ЭМСМ2) 17, вход расширени  (ВДР) 18, входы-выходы данных ВДВД 19, входы управлени  (ВДУ) 20 и 21, информационный вход (ИРВ) 22, входы расширени  (ВДР) 23 и 24, входы (ВД) 25 и 26, выход расширени  (ВДР) 27. ИСХ ЭМИ (3) ЭМИ (2) ШНФ(1) ЭМИЛИ (10) ВДУ (20). ИСХ ЭМИЛИ (10) ЭМИ (2). ИСХ ВДУ (21) ЭМИЛИ (21) ЭМИ (3) РСТ(8). ИСХ ШНФ (1) ВДВД (19). ИСХ PC

(8) ШНФ (1). ИСХ PC (8) ГПЭИ (14.1, ) ЭМИ (4) ГПЭИ-НЕ (15.1, 15.В) PC (8). ИСХ ЭМСМ2 (17) ЭМИ (6) ЭМИЛИ (12) ШНф (1) ВДР (27). ИСХ ВДР (23) ЭМИЛИ (11) эМи

(4) ЭМИ (5) ЭМИЛИ (12). ИСХ PC (9) PCi (8) PC (9) ПГЭИ (16.1,16.В) ЭМИ (4). ИСХГПЭИ (16.1, 16.В) ЭМСМ2 (17) ЭМИ (7) PC (9) ЭМИЛИ (11). ИСХ PC (9) ЭМИЛИ (13) ЭМИ

(5). ИСХ PC (9) ЭМИ (6) ВД (26). ИСХ ЭМИ- . ЛИ (13) ВД (25). 4 ил.;.

Изобретение относитс  к вычислительной технике и может быть использовано дл  программно-аппаратного вычислени  булевых функций.

Известно устройство двунаправленного ввода-вывода информации, состо щее из дешифратора адреса, шинного формировател  и схем И.

Недостатком такого устройства  вл ютс  низкие быстродействие и функциональные возможности.

Известно также устройство, состо щее из дешифратора адреса, шинного формировател , регистра, программируемой логической матрицы, элементов И и ИЛИ.

Недостатком такого устройства  вл ютс  низкие быстродействие и функциональные возможности.

Наиболее близким по технической сущности  вл етс  устройство дл  ввода в мик- роЭВМ дискретных сигналов, содержащее дешифратор адреса, три элемента И, элемент ИЛИ, шинный формирователь, ре;- гистр, группу элементов И, группу элементов И-НЕ.

Недостатком такого устройства  вл ютс  низкие быстродействие и функциональные возможности.

Целью изобретени   вл етс  расширение функциональных возможностей за счет выполнени  операций конъюнкции и сложени  по модулю 2 входных данных при их введении в ЭВМ.

Поставленна  цель достигаетс  тем, что в известное устройство дл  ввода в ЭВМ дискретных сигналов, содержащее шинный формирователь, с первого по третий элементы И, первый регистр, первый элемент ИЛИ, группу элементов И с трем  состо ни ми на выходе и группу элементов И-НЕ с трем  состо ни ми на выходе, первый вход второго элемента И соединен с первым входом первого элемента И, выход которого соединен со входом выборки шинного формировател , выход задани  направлени 

передачи которого соединен с первым входом первого элемента ИЛИ и  вл етс  йхо- дом команды ввода устройства, первого элемента ИЛИ соединен со вторым

входом первого элемента И, вход команды ввода данных в ЭВМ устройства соедийен со вторыми входами первого элемента ИЛИ и второго элемента И, выход которого cjoe- динен со входом синхронизации перйого

регистра, вход-выход шинного формирфва- тел   вл етс  информационным входом-выходом устройства, группа информационйых входом первого регистра соединена сфот- ветственно с группой выходов шинн ого

формировател , выход нечетных разр дов первого регистра соединены со входами отключени  соответствующих элементов И с трем  состо ни ми на выходе группы, выход каждого из которых соединен с соотфетствующим входом третьего элемента И и выходом соответствующего элемента И-МЕ с трем  состо ни ми на выходе группы, вход отключени  которого соединен с выходом соответствующего нечетного разр да

первого регистра, согласно изобретению введены четвертый и п тый элементы И, со второго по четвертый элементы ИЛИ, группа элементов И и элемент сложени  по модулю 2, выход которого соединен с первым

входом п того элемента И, выход которого соединен с первым входом третьего элейен- та ИЛИ, выход которого соединен с информационным входом шинного формировател  и  вл етс  выходом расширени  устройс|ва,

первый вход задани  режима устройства соединен с первым входом второго элемента ИЛИ, выход которого соединен с (2К+|)-м входом третьего элемента И, где К - разр дность входного сигнала, выход которогр;соединен с первым входом четвертого элемента И, выход которого соединен со вторым входом третьего элемента и|ш, вход синхронизации второго регистра cjoe- динен со входом синхронизации первого

регистра, выходы которого соединены с соответствующими информационными входами второго регистра, с первого по К-й выходы которого соединены с первыми входами соответствующих элементов И группы, вторые входы которых соединены соответственно с первого по К-й входами третьего элемента И, выходы элементов И группы соединены с соответствующими входами элемента сложени  .по модулю 2, (К+1)-й вход которого соединен с (К+1)-й разр д выхода которого соединен со вторым входом второго элемента ИЛИ, (К+2)-ой разр д выхода второго регистра соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И, (К+3)-й разр д выхода второго регистра соединен со вторым входом п того элемента И, второй вход которого  вл етс  входом наращивани  разр дности устройства, при вычислении суммы по модулю 2, вторые входы четвертого элемента ИЛИ и п того элемента И  вл ютс  соответственно входом наращивани  разр дности устройства при вычислении конъюнкции и вторым входом задани  режима устройства.

На фиг.1 изображена функциональна  схема предлагаемого устройства: на фиг.2 - временные диаграммы работы устройства при реализации режима сложени  по модулю 2; на фиг.З - примеры структурной схемы секционного объединени  трех устройств дл  ввода в ЭВМ дискретных сигналов дл  вычислени  многоразр дных конъюнкций; на фиг.4 - пример структурной схемы секционного объединени  трех устройств дл  ввода в ЭВМ дискретных с-игналов дл  реализации суммы по модулю 2.

Устройство дл  ввода в ЭВМ дискретных сигналов содержит шинный формирователь 1, элементы И 2-7, регистры 8 и 9, элементы ИЛИ 10-13, группу элементов И ,.14.1-14.В с трем  состо ни ми на выходе, где В - разр дность входного сигнала, группу элементов И-НЕ 15.1-15.В стрем  состо ни ми на выходе, группу элементов И 16.1-16.В, элемент 17 сложени  по модулю 2, вход 18 разрешени , входы-выходы 19, данных, входы 20 и 21 управлени , информационные входы 22, входы 23 и 24 расширени , входы 25 и 26, выход 27 расширени .

Шинный формирователь 1 предназначен дл  усилени  по мощности сигналов на входах-выходах 19 устройства при активизации входа выборки, а также дл  перевода своего входа-выхода в состо ние высокого импеданса при неактивизации этого входа дл  отключени  информационных входов- выходов 19 устройстве и может быть реализован , например, на микросхеме 589АП16.

0

5

0

5

0

5

0

5

0

5

Режим работы шинного формировател  1 определ етс  уровнем сигнала на входе на- правлени  передачи.

Элемент И 2 предназначен дл  управлени  входом выборки шинного формировател  1. Выход элемента И 2 возбуждаетс , если активированы вход 18 разрешени  и выход элемента ИЛИ 10.

Элемент И 3 предназначен дл  управлени  синхровходами регистров 8 и 9.

Элемент И 4 предназначен дл  формировани  значени  конъюнктивного терма по значению выходов каждой пары элементов 14-15. Причем, когда выходы обеих элементов в паре наход тс  в высокоимпедансном состо нии, это воспринимаетс  входом элемента И 4 как логическа  1.

Элемент И 5 предназначен дл  управлени  первым входом элемента ИЛИ 12 при учете результата локальных вычислений подконъюнкций.

Элемент И 6 предназначен дл  управлени  вторым входом элемента ИЛИ 12 при учете результата локальных вычислений суммы по модулю 2.

Элемент И 7 предназначен дл  управлени  (В+1)-м входом элемента 17 сложени  по модулю 2 при учете результата вычислений суммы по модулю 2 в предшествующих секци х.

Регистр 8 предназначен дл  записи и временного хранени  констант по синхроимпульсу , поступающему с выхода элемента И 3 и может быть реализован, например, на микросхемах 155ИР13, 589ИР12.

Регистр 9 предназначен дл  записи и временного хранени  констант по синхроимпульсу , поступающему с выхода элемента И 3 и может быть реализован, например, аналогично регистру 8.

Элемент ИЛИ 10 предназначен дл  управлени  элементом И 2 в том случае, если активированы входы 20 или 21 устройства.

Элемент ИЛИ 11 предназначен дл  управлени  (В+1)-м входом элемента И 4 при учете результатов вычислени  подконъюнкций в предыдущих секци х.

Элемент ИЛИ 12 предназначен дл  реализации логического сложени  результатов вычислени  конъюнкций и сложени  по модулю 2 и управлени  входа шинного формировател  1.

Элемент ИЛИ 13 предназначен дл  управлени  вторым входом элемента И 5 с целью реализации заданных режимов рабо- ты устройства при учете подконъюнкций.

Элементы И 14 с трем  состо ни ми на выходе без инверсии предназначены дл  идентификации пр мого значени  соответствующей переменной в конъюнктивном

терме. При этом активирован вход управлени  одного из элементов И 14. В противном случае выход элемента находитс  в высоко- имледансном состо нии и не вли ет на работу элементов И 15.

Элементы И-НЕ 15 стрем  состо ни ми на выходе предназначены дл  идентификации инверсного значени  соответствующей переменной в конъюнктивном терме. При этом активирован вход.управлени  одного из элементов И-НЕ 15. В противном случае, выход элемента находитс  в высокоимпе- дансном состо нии и не вли ет на работу элементов И 14.

Элементы И 16 предназначены дл  управлени  элементом 17 сложени  по модулю 2.

Элемент 17 сложени  по модулю 2 предназначен дл  получени  суммы переменных по модулю 2 и может быть реализован, например , на микросхемах 561ЛП2, 564ЛП2 и др.

Вход 18 разрешени  предназначен дл  активизации работы устройства.

Входы-выходы 19 предназначены дл  подключени  шины данных внешней ЭВМ.

Вход 20 управлени  Чтение предназ- начен дл  подключени  команды ввода внешней ЭВМ..

Вход 21 управлени  Запись предназначен дл  подключени  команды вывода внешней ЭВМ..

Информационные входы 22 предназначены дл  подключ ени  кома нды вывода внешней ЭВМ.. .

Вход 23 расширени  предназначен дл  подключени  выхода 27 предыдущего устройства с целью увеличени  разр дности обрабатйваемШ дйскГр етных сигналов дл  наращивани  по числу переменных конъюнкций .

Вход 24 расширени  предназначен дл  подключени  выхода 27 предыдущего устройства с целью увеличени  разр дности обрабатываемых дискретных сигналов дл  наращивани  по числу переменных при реализации суммы по модулю 2,

Вход 25 предназначен дл  управлени  элементом И 5 дли реализации заданных режимов работы устройства.

Вход 26 предназначен дл  управлени  элементов И 6 дл  реализации заданных режимов работы устройства.

Вход 27 расширени  предназначен дл  реализации работы устройства в режиме разр да наращиваемой структуры.

17 Работа в вычислени  конъюнкции ..

Устройство работает следующим образом .

5

0

Вначале производитс  настройка или инициализаци . При этом ЭВМ обращаетс  к нему, как к порту вывода с фиксированнь м адресом. Активизируетс  вход 21 Запис

и вход 18 разрешени  (фиг.1), активизиру  выходы элемента ИЛИ 10, элементов И 2,3. Элемент И 2 подключает шинный формирователь 1 в режиме ввода с входов-выходбв 19 н.а входы данных регистра 8. Синхрон 0 зирующий импульс с выхода элемента И; 3 записывает код настройки, поступающий с шины данных ЭВМ через шинный формир о- ватель 1 в 2 В-разр дный регистр 8 (фиг.2,в), сигналы с выходов которого настраивают

5 элементы И и ИЛИ-НЕ 14.1-14.В, 15.1-15:6 так, что каждый разр д входного слова на входах 22 через каждую пару этих элементов может либо передаватьс  без инверсии (высОкоимпедансное состо ние элементов

0 И 14), либо с инверсией (высокоимпедансное состо ние элементов И-НЕ 15), либо г е- редачи не будет - безразличное состо ние разр да входного сигнала (высокоимледа н- сное состо ние обоих магистральных э/Je- ментов И 14 и 15). На выхода всех пар элементов ИЛИ-НЕ 14 и 15 устанавливаютс  активные уровни сигналов, если входной сигнал покрываетс  конъюнктивным т4р- мом, вычисл емым микропроцессорной системой , i

На входы 23 и 25 подаютс  сигналы логической 1, а на вход 26 - логического О, при этом активизируютс  выходы элементов ИЛИ 11 и 13 и запираетс  выход элемен5 та И 6. Это может быть произведено путем предварительного подключени  входов 23, 25 к шине + источника питани  через ограничительный резистор, а входа 26 - к ши|не - через ограничительный резистор в трм.

0 случае, если нет необходимости использовани  функции сложени  по модулю 2 (тогда устройство работает аналогично прототи- . пу). Активный уровень сигнала с выхода . мента И 4 через элементы 5 и 12 ввОдитс)  в

5 ЭВМ по сигналу Чтение, который настраивает шинный формирователь 1 на ввод информации . Затем из ЭВМ выводитс  ||од настройки дл  .вычислени  следующего

конъюнктивного терма, и процесс повто

э - етс . ,,.-; -,-,-,.: ; ---.;--..-. . .

Если вычисленный терм 1, т.е. ЭВМ получает от устройства активный , то вычисленна  функци  1 и ЭВМ выполн ет соответствующие действи . . . L При изменении логических функций йе- н ютс  коды настройки, которые записаны вмассиведанных(ОЗУилиПЗУ),ЭВМ, вычисл ет новую систему логических функций. Пример. Вычислить логическую функцию

v d

.Коды настроек, которые вынос тс  в массив данных, будут иметь следующий вид:

10 10 10 002 Mi;00 00 00 Oh Mi; 00 01 00 002 Мз. Программа,.написанна  дл  микропроцессора К580, на  зыке АССЕМБЛЕР будет иметь следующий вид:

РРА: LX1 Н, L TABL Инициализаци  пам ти....

CLC: MOV A, M Вз ть маску К

OUT PORT 1 Программировать устройство маской К

1N PORT 1 Ввести значение терма

ORA А Установить флаги

INZ ZCLL Закончить вычислени , если терм 0

1NX Н, L Модифицировать пам ть

SUB А Обнуление А

ADD M Проверка окончани  данных

INZ CLC Вычислить очередной терм

ZCL1:MV1 С, 00 Вычисленный терм 0

IMP МО Переход на метку функци  0

ZCL2: MV1 С, 01 Вычисленна  функци  1,

IMP M1 Переход на метку функци  1

TABL: DB А8,40,00 .

END

Здесь в исходных данных 00 - маркер .окончани  таблицы данных.

. Таким образом, устройство работает аналогично работе прототипа.

2. Работа в режиме вычислени  суммы по модулю 2.

В этом режиме на вход 25 подаетс  сиг- нал логического нул , а на вход 26 - логической единицы аналдгично вышеописанному (фиг.1). ЭВМ, обраща сь к устройству как к порту вывода, производит двукратную выдачу констант по адресу, активизирующему вход 18. При этом вначале константа записываетс  в регистр 8 (фиг.2, г) по заднему фронту синхроимпульса на выходе элементе 3 И (фиг.2, в), затем при выдаче второй константы перва  переписываетс  в ре- гистр 9 (фиг.2,д), а втора  записываетс  в регистр 8 (фиг.2, г), т.к. входы синхрониза- дии регистров объединены. В первой константе используетс  В+4 разр да, где В - разр дность входа 22. Во второй константе используютс  2 В разр дов, так как было описано выше. Втора  константа с выхода регистра 9 управл ет группой элементов И 16, элементами ИЛИ 11 и 13, элементами И 6 и 7. Если нет необходимое™ расширени  разр дности обрабатываемых дискретных сигналов, то на. второй вход элемента И 7 с выхода регистра 9 должен поступать логический нуль, а на второй вход элемента ИЛИ 11 - логическа  1.

На третий вход элемента И 6 дл  производства вычислений.толь ко по модулю 2 подаетс  сигнал логической 1, а на второй вход элемента ИЛИ 13 -- сигнал логического О. На входы элементов И 16 группы подаютс  нули в том случае, если соответствующий разр д входного сигнала не участвует в образовании суммы по модулю 2. С целью вычислени  суммы по модулю 2 от- инверсии входных сигналов должны быть с помощью константы в регистре 8 подключены соответствующие элементы И-НЕ 15 с трем  состо ни ми на выходе. При вычислении суммы по модулю 2 от инверсируемых значений входных разр дов должен быть подключен соответствующий элемент И 14 группы с трем  состо ни ми на выходе. Если разр д входного сигнала 22 не участвует в образовании суммы по модулю 2, то состо ние соответствующих элементов И 14, И- НЕ 15 может быть произвольно (естественно, кроме запрещенного, когда одновременно подключены оба элемента). Тогда элемент 17 сложени  по модулю 2 формирует сумму по модулю 2 (фиг.2,з) от заданных разр дов входного сигнала 22 (включа  и заданные инверсии)(фиг.2,ж) и передает вычисленные значени  через элемент 6 И и элемент 12 ИЛИ на вход 27 (фиг.2, е) и вход шинного формировател  1 и по шине данных 19 (фиг.2, а)- во внешний микропроцессор.

3. Работа в режиме разр да наращиваемой структуры.

3.1. Наращивание по числу переменных конъюнкций.

В этом случае константа, выведенна  в регистр 9, должна подавать логический О на второй вход элемента ИЛИ 11 (фиг.1). Кроме того, на третий вход элемента И 6 подаетс  логический О дл  подключени  формировани  суммы по модулю 2, на второй вход элемента ИЛИ 13 подаетс  логическа  1 дл  подключени  элемента И 5. В этом случае настройка группы элементов И 14 и И-НЕ 15 аналогична режиму 1. Однако элемент И 4 формирует логическую только в том случае, если на вход 23 поступит логическа  1 с выхода 27 аналогичного устройства дл  ввода дискретных сигналов, настроенного на вычисление второй под- конъюнкции в том случае, если разр дности одного устройства не достаточно (естественно , подконъюнкци , вычисл ема  первым устройством, также должна покрывать свою долю разр дов входных сигналов). Дл  вычислени  многоразр дных конъюнкций устройства дл  ввода дискретных сигналов подключаютс  последовательно, т.е. выход 27 предшествующего устройства подключаетс  ко входу 23 последующего устройства (фиг.З).

Вход 23 последнего, модул  (номер 3) подключаетс  к шине - источника питани  через ограничительный резистор, не показанный на фиг.З. Модули 1-3 подключаютс  к шине данных и соответствующим разр дам шины управлени , а входы 18 выборки - к соответствующим выходам дешифратора адреса (не показан). Последнее устройство должно иметь логическую единицу на втором входе элемента ИЛИ 11, Эти устройства настраиваютс  внешней микроЭВМ как порты вывода со своими номерами. Результат вычислений вводитс  из первого устройства , номер которого предусмотрен в программе.

Пример. Реализаци  предлагаемого устройства на базе микропроцессорной системы К580. В этом случае разр дность шины данных равна 8 и, следовательно, разр дность обрабатываемых дискретных сигналов устройства равна 4. Пусть необходимо реализовать функцию 1 Х12ХюХ9Х8Х7ХбХ5Х4ХзХ2Х1, тогда

11 необходимы W- 3 устройства дл  ввода в

микроЭВМ дискретных сигналов. Пусть им присвоены номера Q01a, 002s, ООЗв.

Тогда по адресу 001 выводитс  константа 10 102(дл  подконъюнкции ранга 4 Х4ХзХ2Х1), по адресу 002 выводитс  константа 10 01 102 (дл  подконъюнкции ранга 4 XeXyXeXg) и по адресу 003 выводитс  константа 10 00 10 012 (дл  подкокыонк-. ции ранга 4 X12X10X9). Соответственно на входы 22.1 (фиг.З) подключаютс  разр ды XiX2XaX4, на входы 22.2 - ХзХеХуХв .и на входы 22.3 - XgXioXia. Это может быть сделано при включении питани  программной инициализации. Результат вычислени  функции вводитс  в микроЭВМ из порта с адресом 001.

3.2. Наращивание по числу переменных дл  реализации суммы по модулю 2, . ,

В этом случае константа, записанна  в регистр 9, должна содержать логическую 1 в разр дах, управл ющих вторым входом элемента И 7 и третьим входом элемента И 6, причем на входе 26 должна быть логическа  1, сформированна  путем подключени  через ограничительный резистор к шине + источника питани , Кроме того, в константе должен быть логический О в разр де, управл ющем вторым входом ИЛИ 13, и логический О должен подаватьс  на вход 25, или в разр де, управл ющем вторым входом элемента ИЛИ 11, и логический О должен подаватьс  на вход 23. Соединение устройств дл  реализации многоместной функции сложени  по модулю 2

представлено на фиг.4, т.е. выходы 27 предшествующего модул  подключаютс  ко вхй- дам 24 последующего. Вход 24 последнего модул  (номер 3) подключаетс  к шине .источника питани  через ограничительный резистор, не показанный на фиг.4. Модули 1-3 подключаютс  k шине данных и соответствующим разр дам шины управлени , а входы выборки - к соответствующим выхо- дам дешифратора адреса (не показан). Н|э- стройка модулей константами производитс  аналогично вышеописанному. Результат многоместной функции сложени  по модУ- лю 2 считываетс  ЭВМ из первого модул . Пример реализации многоместной функции сложени  по модулю 2. Пусть необходимо реализовать функцию сложени  по модулю 2f Xi2+ Хю+ Хд + Хв+ Х7 + + Х5 + Х4+ Хз+ Х2+ XL Модули соединены так, как показано на фиг.4, Тогда необходимо в модуль с номером 001s вывести следующие константы: 00 11.11 112; 1001 10102 (дл  подключени  соответствующих разр дов сигнала). В модуль 002в необходимо выае- сти константы: 00 11 11 112; 10 1001 102. В модуль ООЗв необходимо ввести константны: 0001 10 1l2i.10.QO 10012.;

Программа, написанна  дл  микропроцессора К580 на  зыке АССЕМБЛЕР, буДет иметь следующий вид:НАЗТ: MV1 A,3F ja- грузка первой константы:

OUT 0 1 Вывод первой константь) в устройство 01-.. -...-. ;

MV1 А,9А Загрузка второй константны OUT 0 1 Вывод второй константй в устройство 01

MV1 A,3F Загрузка первой константы дл  второго устройстваI

OUT 02 Вывод первой константф в устройство 02|

MV1 АДА Загрузка второй констайты дл  второго устройства i

OUT 02 Вывод второй KOHCTaHTili в устройство 02 . : . MV1 А.1В Загрузка первой константы дл  третьего устройства . .

OUT 0 3 Вывод первой констант в устройство 03 ;..;. ;;;/: :; .

MV1 А,89 Загрузка второй константы дл  третьего устройства I .

Claims (1)

1. OUT 0 3 Вывод второй констант| г в устройство 03..,.. . .: 1.N 01 Ввод значени  функции f I Формула изобретени  | Устройство дл  ввода в ЭВМ дискретных сигналов, содержащее шинный формирователь , с первого по третий элементы И, первый регистр, первый элемент ИЛИ, группу элементов И с трем  состо ни ми на|выходе и группу элементов И-НЕ с трем  состо ни ми на выходе, первый вход второго элемента И соединен с первым входом первого элемента И, выход которого соединен с входом выборки шинного формировател , выход задани  направлени  передачи которого соединен с первым входом первого элемента ИЛИ и  вл етс  входом команды ввода устройства, выход первого элемента ИЛИ соединен с вторым входом первого элемента И, вход команды ввода данных в ЭВМ устройства соединен с вторыми входами первого элемента ИЛИ и второго элемента И, выход которого соединен с входом синхронизации первого регистра,1 вход-вы- ход шинного формировател   вл етс  информационным входом-выходом устройства, группа информационных входов первого регистра соединена соответственно с группой выходов шинного формировател , выходы нечетных разр дов первого регистра соединены с входами отключени  соответствующих элементов И с трем  состо ни ми на выходе группы, выход каждого из которых соединен с соответствующим входом треть- его элемента И и выходом соответствующего элемента И-НЕ с трем  состо ни ми на выходе группы, вход отключени  которого соединен с выходом соответствующего нечетного разр да первого регистра, отл и ч а- ю щ е е с   тем, что, с целью расширени  функциональных возможностей за счет выполнени  операций конъюнкции и сложение по модулю два входных данных при их введении в ЭВМ в него введены четвертый и п тый элементы И, с второго по четвертый элементы ИЛИ, группа элементов И и элемент сложени  по модулю два, выход которого соединен с первым входом п того элемента И, выход которого соединен с пер- вым входом третьего элемента ИЛИ, выход

   которого соединен с информационным входом шинного формировател  и  вл етс  вы- ходом расширени  устройства, первый вход задани  режима устройства соединен с первым входом второго элемента ИЛИ, выход, которого соединен с (2К+1)-м входом третьего элемента И (где К - разр дность входного сигнала), выход которого соединен с первым входом четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, вход синхронизации второго регистра соединен с входом синхронизации первого регистра, выходы которого соединены с соответствующими информационными входами второго регистра , с первого по К-й выходы которого соединены с первыми входами соответствующих элементов И группы, вторые входы которых соединены соответственно с первого по К-й входами третьего элемента И, выходы элементов И группы соединены с соответствующими входами элемента сложени  по модулю два, (К+1)-й.вход которого соединен с выходом шестого элемента И, второй вход которого соединен с (К+4)-м разр дом выхода второго регистра, (К+1)-й разр д выхода которого соединен с вторым входом второго элемента ИЛИ, (К+2)-й разр д выхода второго регистра соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И, (К+4)-й разр д выхода второго регистра соединен с вторым входом п того элемента И, второй вход которого  вл етс  входом наращивани  разр дности устройства при вычислении суммы по модулю два, вторые входы четвертого элемента ИЛИ и п того элемента И  вл ютс  соответственно входом наращивани  разр дности устройства при вычислении конъюнкции и вторым входом задани  режима устройства.

   гг.з

   ггг