KR900008101B1 - 트라이 스테이트 인버터를 이용한 플립플롭 - Google Patents

트라이 스테이트 인버터를 이용한 플립플롭 Download PDF

Info

Publication number
KR900008101B1
KR900008101B1 KR1019870015579A KR870015579A KR900008101B1 KR 900008101 B1 KR900008101 B1 KR 900008101B1 KR 1019870015579 A KR1019870015579 A KR 1019870015579A KR 870015579 A KR870015579 A KR 870015579A KR 900008101 B1 KR900008101 B1 KR 900008101B1
Authority
KR
South Korea
Prior art keywords
tri
state
fet
channel transistor
inverter
Prior art date
Application number
KR1019870015579A
Other languages
English (en)
Other versions
KR890010911A (ko
Inventor
장계언
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019870015579A priority Critical patent/KR900008101B1/ko
Publication of KR890010911A publication Critical patent/KR890010911A/ko
Application granted granted Critical
Publication of KR900008101B1 publication Critical patent/KR900008101B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

트라이 스테이트 인버터를 이용한 플립플롭
제1도는 종래의 플립플롭의 구성도.
제2도는 제1도의 내부회로도.
제3도는 제1도 플립플롭의 파형도.
제4도는 본 발명 플립플롭의 구성도.
제5도는 본 발명 플립플롭의 내부회로도.
제6도(a)(b)는 본 발명을 설명하기 위한 파형도.
* 도면의 주요부분에 대한 부호의 설명
I1, I2, I4, I5, I10, I20, I40, I50: 트라이 스테이트 인버터 I3, I6, I30, I60: 인버터
FET1-FET4, FET11-FET20: p채널 MOS 전계효과 트랜지스터
FET5, FET21-FET30: n채널 MOS 전계효과 트랜지스터
C,
Figure kpo00002
: 클럭 Q,
Figure kpo00003
: 출력
본 발명은 드라이 스테이트 인버터(TRI-STATE INVERTER)를 이용한 플립플롭에 관한 것으로서, 특히 클럭스큐(Clock Skew)에 의한 오작동을 방지하기 위한 플립플롭에 관한 것이다.
트라이 스테이트 인버터를 이용한 종래의 플립플롭은 제1도에 도시한 바와 같이 두개의 트라이 스테이트인버터(I1) (I2)와, 인버터(I2)로된 마스터단(1)과, 두개의 트라이 스테이트 인버터(I4)(I5)와 인버터(I6)로된 슬레이브단(2)으로 구성하되, 부출력(
Figure kpo00004
)을 발생하는 트라이 스테이트 인버터(I4)의 출력단(B)을 트라이 스테이트 인버터(I1)의 입력단에 연결하고, 인버터(I6)의 출력단에서는 정출력이 발생되도록 한것이다.
그러나, 이러한 종래의 플립플롭은 트라이 스테이트 인버터(I4)의 출력단(B)의 전위가 로우상태(V-)이고 클럭펄스(C)(
Figure kpo00005
)가 지연에 의해 동시에 로우상태로 될경우, 제2도에 도시된 내부등가회로에서 알수 있는바와 같이 p-채널 트랜지스터(FET1)(FET2)가 턴온되어 트라이 스테이트 인버터(I1)의 출력단(A)의 전위는 하이상태(V+)가 된다. 이러한 하이상태의 전위가 n-채널 트랜지스터(FET5)를 "턴온"시킴에 따라 인버터(I3)의 출력단의 전위는 로우상태가 된다. 따라서 p-채널 트랜지스터(FET3)(FET4)가 "턴온"되어 트라이 스테이트 인버터(I4)의 출력인 로우상태의 전위는 하이상태로 바뀌게 되므로 플럽플롭의 부출력(
Figure kpo00006
)은 제3도와 같이 오작동을 하게 된다.
본 발명은 이와같은 문제점을 감안하여 클럭지연에 의한 플립플롭의 오작동을 방지하여 제품의 신뢰도를 높이고, 오작동의 결과로 발생되는 제작비 및 개발기간의 지연을 사전에 방지할 수 있도록 한 것으로서, 이를 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
본 발명은 제4도에 도시한 바와 같이 두개의 트라이 스테이트 인버터(I10)(I20)와 인버터(I30)로된 마스터만(10)과 두개의 트라이 스테이트 인버터(I40)(I50)와 인버터(I60)로된 슬레이브단(20)으로 구성되되, 부출력(
Figure kpo00007
)이 입력되는 마스터단(10)의 내부에 구성된 트라이 스테이트 인버터(I10)의 출력단을 슬레이브단(20)의 내부에 구성된 트라이 스테이트 인버터(I40)의 입력단과 연결하여서 구성된 것인바, 본 발명의 동작은 다음과같다.
우선, 제6도(a)에 도시한 바와 같이 클럭(C)(
Figure kpo00008
)이 정상적으로 입력될 경우에 플립플롭의 동작을 설명하기로 한다.
점(
Figure kpo00009
)에서 플립플롭이 안정상태를 유지한다고 할경우 정클럭(C)은 로우(LOW), 부클럭(
Figure kpo00010
)은 하이(HIGH), 정출력(Q)은 로우, 부출력(
Figure kpo00011
)은 하이이므로, 제5도의 회로에 있어서, n-채널 트랜지스터(FET21)가 "턴온"되어 트라이 스테이트 인버터(I10)의 출력단(X)에서는 로우신호가 발생하는바, 이 로우신호는 p-채널 트랜지스터(FET15)와 n-채널 트랜지스터(FET25)로 된 인버터(I3o)에 의해 하이신호로 반전된 뒤 p-채널 트랜지스터(FET14)와 n-채널 트랜지스터(FET23)의 게이트에 인가된다. 한편, 출력단(X)상의 로우신호는 트라이 스테이트 인버터(I40)의 p-채널 트랜지스터(FET17)와 n-채널 트랜지스터(FET26)의 게이트에 인가된다. 또한, 트라이 스테이트 인버터(I50)의 내부에 구성된 p-채널 트랜지스터(FET19)와 n-채널 트랜지스터(FET28)의 게이트에는 부출력(
Figure kpo00012
)에 의한 하이신호가 인가된다.
이러한 상태에서 정클럭(C)이 하이로, 부클럭(
Figure kpo00013
)이 로우로 변경될 경우, p-채널 트랜지스터(FET17)가 "턴온"되어 트라이 스테이트 인버터(I40)의 출력단(Y)의 전위가 로우상태에서 하이상태로 변하므로 정출력(Q)은 하이가 되고, 하이상태의 부출력(
Figure kpo00014
)은 하이 신호가 인버터(I60)의 n-채널 트랜지스터(FET30)에 의해 로우로되므로 로우상태로 변화된다. 따라서, p-채널 트랜지스터(FET12)와 n-채널 트랜지스터(FET21)의 게이트에는 로우신호가 인가된다. 또한 p-채널 트랜지스터(FET19)와 n-채널 트랜지스터(FET28)의 게이트에도 로우신호가 인가된다.
이때, 정클럭(C)이 로우로, 부클럭(
Figure kpo00015
)이 하이로 변경되면 p-채널 트랜지스터(FET12)가 "턴온"되어 출력단(X)에는 하이신호가 발생하지만, n-채널 트랜지스터(FET26)가 "턴오프"되므로 출력(Q)(Q)의 변동은 없다.
그러나, 정클럭(C)이 로우상태에서 하이로 변하고, 부클럭(
Figure kpo00016
)이 하이상태에서 로우로 변할경우, n-채널트랜지스터(FET26)가 "턴온"되므로 출력단(Y)에는 로우신호가 발생하여 정출력(Q)은 로우가 되고, 로우상태의 부출력(Q)은 로우신호가 p-채널 트랜지스터(FET20)에 의해 하이로 반전됨에 따라 하이상태로 유지되고, p-채널 트랜지스터(FET12) (FET19)와 n-채널 트랜지스터(FET21) (FET28)의 각각의 게이트에는 하이신호가 인가된다.
다시, 정클럭(C)이 로우로, 부클럭(
Figure kpo00017
)이 하이로 변경되면 n-채널 트랜지스터(FET21)가 "턴온"되어 출력단(X)에는 로우신호가 발생되지만 p-채널 트랜지스터(FET17)가 "턴오프"되므로 출력(Q)(
Figure kpo00018
)의 변동은 없다.
그러나, 정클럭(C)이 하이로, 부클럭(
Figure kpo00019
) 이 로우로 변경되면, p-채널 트랜지스터(FET17)가 "턴온"되므로 출력단(Y)에는 하이신호가 발생하여 정출력(Q)은 하이가 되고, 하이상태의 부출력(Q)은 하이신호가 n-채널 트랜지스터(FET30)에 의해 로우신호로 반전됨에 따라 로우상태로 변경된다.
이와같이 클럭(C)(
Figure kpo00020
)에 의해 플립플롭은 정상적으로 작동을 하게된다. 그러나, 제6도(b)에 도시한 바와 같이 부클럭(C)의 지연에 의한 클럭스큐가 발생했을 경우 플립플롭의 동작을 설명하면 다음과 같다.
점(
Figure kpo00021
)에서의 플립플롭의 상태는 클럭이 정상적으로 입력될 경우와 동일한 상태로 유지한다고 가정하면, 트라이 스테이트 인버터(I10)의 출력단(X)에서는 로우신호가 발생하고, 이 로우신호는 인버터(I30)에 의해 하이신호로 반전된뒤 p-채널 트랜지스터(FET14)와 n-채널 트랜지스터(FET28)의 게이트에 인가된다. 한편, p-채널 트랜지스터(FET17)와 n-채널 트랜지스터(FET26)의 게이트에는 로우신호가 인가되며, p-채널 트랜지스터(FET19)와 n-채널 트랜지스터(FET28)의 게이트에는 하이신호가 인가된 상태를 유지한다.
이러한 상태에서, 정클럭(C)이 하이로 변화되더라도 p-채널 트랜지스터(FET17)가 "턴오프"되므로 출력(Q)(
Figure kpo00022
)의 상태는 변화되지 않는다.
그러나, 부클럭(
Figure kpo00023
)이 로우로 변할 경우에는 p-채널 트랜지스터(FET7)가 "턴온"되므로 출력단(Y)에는 하이신호가 발생되어 정출력(Q)은 하이로 되고, 하이상태의 부출력(
Figure kpo00024
)은 출력단(Y)의 하이신호가 n-채널트랜지스터(FET30)에 의해 로우신호로 반전됨에 따라 로우상태로 변경된다. 따라서 p-채널 트랜지스터(FET12)(FET19)와 n-채널 트랜지스터(FET21)(FET28)의 각각의 게이트에는 로우신호가 인가된다.
한편, 정클럭(C)이 하이상태에서 로우상태로 변할 경우 p-채널 트랜지스터(FET12)가 "턴온"되어 출력단(X)은 하이상태가 되어 p-채널 트랜지스터(FET17)와 n-채널 트랜지스터(FET26)의 케이트에는 하이신호가 인가되지만, n-채널 트랜지스터(FET26)가 "턴오프"되므로 출력(Q)(
Figure kpo00025
)은 변화하지 않는다. 그리고, 부클럭(
Figure kpo00026
)이 하이로 변경되더라도 n-채널 트랜지스터(FET26)가 계속 "턴오프"상태를 유지하기 때문에 출력(Q)(
Figure kpo00027
)의 상태변화는 없다.
그러나, 정클럭(C)이 하이로 변경되면 n-채널 트랜지스터(FET26)가 "턴온"되므로 출력단(Y)이 로우상태가 되어 정출력(Q)은 로우가 되고, 로우상태인 부출력(
Figure kpo00028
)은 P-채널 트랜지스터(FET20)에 로우신호가 인가됨에 따라 하이로 변경된다. 따라서 p-채널 트랜지스터(FET12)(FET19)와 n-채널 트랜지스터(FET21)(FET28)의 게이트에는 각각 하이신호가 인가된다.
이때, 부클럭(
Figure kpo00029
)이 로우로 변경되더라도 p-채널 트랜지스터(FET17)가 작동치 않으므로 출력(Q)(
Figure kpo00030
)의상태는 변화하지 않는다. 또한 정클럭(C)이 로우로 변경되더라도 p-채널 트랜지스터(FET17)가 작동치 않으므로 출력(Q)(
Figure kpo00031
)의 상태는 변화하지 않는다.
그리고, 부클럭(
Figure kpo00032
)이 하이로 변화될 경우, n-채널 트랜지스터(FET21)가 "턴온"되어 출력단(X)은 로우상태가 되어 P-채널 트랜지스터(FET17)와 n-채널 트랜지스터(FET26)의 게이트에는 로우신호가 인가되지만, p-채널 트랜지스터(FET17)가 "턴오프"되므로 출력(Q)(
Figure kpo00033
)의 변화는 발생하지 않는다. 뿐만 아니라, 정클럭(C)이 하이로 변할 경우에도 n-채널 트랜지스터(FET26)가 "턴오프"되므로 출력(Q)(Q)의 변화는 없다.
그러나, 부클럭(
Figure kpo00034
)이 로우로 변할 경우에는 p-채널 트랜지스터(FET17)가 "턴온"되어 출력단(Y)의 상태가 하이로 되므로 정출력(Q)은 로우에서 하이로 되고, 부출력(
Figure kpo00035
)은 인버터(I60)에 의해 로우로 변경된다.
이와같이 동작되는 본 발명은 클럭스큐가 발생하더라도 플립플롭의 출력(Q)(
Figure kpo00036
)이 정상적으로 생성되므로 플립플롭이 전혀 오작동되지 않는 특징을 지닌 것이다.

Claims (1)

  1. 트라이 스테이트 인버터(I10)(I20)와 인버터(I30)로 마스터단(10)을 구성하고, 트라이 스테이트 인버터(I40)(I50)와 인버터(I60)로 슬레이브단(20)을 구성하되 마스터단(10)의 내부에 구성된 트라이 스테이트 인버터(I10)의 출력단(X)을 슬레이브단(20)의 내부에 구성된 트라이 스테이트 인버터(I40)의 입력단과 연결하고, 트라이 스테이트 인버터(I40)의 출력단에서는 정출력(Q)을 발생토록 하고, 인버터(I60)의 출력단에서는 부출력(
    Figure kpo00037
    )을 발생토록 구성함을 특징으로 하는 트라이 스테이트 인버터를 이용한 플립플롭.
KR1019870015579A 1987-12-31 1987-12-31 트라이 스테이트 인버터를 이용한 플립플롭 KR900008101B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870015579A KR900008101B1 (ko) 1987-12-31 1987-12-31 트라이 스테이트 인버터를 이용한 플립플롭

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870015579A KR900008101B1 (ko) 1987-12-31 1987-12-31 트라이 스테이트 인버터를 이용한 플립플롭

Publications (2)

Publication Number Publication Date
KR890010911A KR890010911A (ko) 1989-08-11
KR900008101B1 true KR900008101B1 (ko) 1990-10-31

Family

ID=19267850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870015579A KR900008101B1 (ko) 1987-12-31 1987-12-31 트라이 스테이트 인버터를 이용한 플립플롭

Country Status (1)

Country Link
KR (1) KR900008101B1 (ko)

Also Published As

Publication number Publication date
KR890010911A (ko) 1989-08-11

Similar Documents

Publication Publication Date Title
US4843254A (en) Master-slave flip-flop circuit with three phase clocking
US5047659A (en) Non-overlapping two-phase clock generator utilizing floating inverters
KR940005506B1 (ko) 플립플롭회로
KR890016391A (ko) 개량된 입·출력 인터페이스 회로를 구비한 반도체 집적 회로장치
KR930009432B1 (ko) 디지탈/아나로그 변환기용 전류소자
GB1435973A (en) Logic circuits utilizing insulated gate field effect transistors
JP2685050B2 (ja) コンパレータ回路
KR870009387A (ko) 반도체 대규모 집적회로
KR880009375A (ko) 씨모오스 어드레스 버퍼
JPH03192915A (ja) フリップフロップ
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
KR900013719A (ko) 반도체 논리회로
KR900008101B1 (ko) 트라이 스테이트 인버터를 이용한 플립플롭
KR890005996A (ko) 동기 플립플롭회로
JP2560698B2 (ja) ラツチ回路
JPH05102312A (ja) 半導体集積回路
JPH04269011A (ja) レベルシフト回路
JP2563570B2 (ja) セット・リセット式フリップフロップ回路
JPH0254615A (ja) 出力バッファ回路
KR930004892Y1 (ko) 래치 장치
JPH0431630Y2 (ko)
KR890005160B1 (ko) D-플립플롭과 버퍼 겸용 집적회로
KR930002025Y1 (ko) 글리치 방지용 클럭스위칭 회로
KR930001440B1 (ko) 클록 오우버래핑 방지회로
SU1598160A1 (ru) Трехзначный элемент

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010906

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee