KR960039647A - 가변 지연소자를 가진 펄스 발생기 - Google Patents

가변 지연소자를 가진 펄스 발생기 Download PDF

Info

Publication number
KR960039647A
KR960039647A KR1019950008097A KR19950008097A KR960039647A KR 960039647 A KR960039647 A KR 960039647A KR 1019950008097 A KR1019950008097 A KR 1019950008097A KR 19950008097 A KR19950008097 A KR 19950008097A KR 960039647 A KR960039647 A KR 960039647A
Authority
KR
South Korea
Prior art keywords
variable delay
signal
delay element
receiving
pulse generator
Prior art date
Application number
KR1019950008097A
Other languages
English (en)
Other versions
KR0137522B1 (ko
Inventor
이성식
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950008097A priority Critical patent/KR0137522B1/ko
Publication of KR960039647A publication Critical patent/KR960039647A/ko
Application granted granted Critical
Publication of KR0137522B1 publication Critical patent/KR0137522B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 가변 지연의 다양한 변화를 통하여 펄스를 생성함으로써 속도향상과 자유로운(Flexible) 디자인이 가능하도록 한 가변 지연소자를 가진 펄스 발생기에 관한 것으로, 제어신호[CS : 0]에 의해 인에이블되어 어드레스 신호[N : 0]를 입력받는 다수의 가변 지연소자(1)와, 상기 어드레스 신호[N : 0]와 상기 가변 지연소자(1)의 출력신호를 각각 입력받는 다수의 부정 배타적 논리합(XOR) 게이트(2)와, 상기 다수의 부정 배타적 논리합(XOR) 게이트(2)의 출력 신호를 입력받는 부정 논리곱(NAND) 게이트(3)를 구비하는 것을 특징으로 하는 가변 지연소자에 의해 다양한 펄스를 발생함으로써, 램(RAM), 롬(ROM) 또는 어플리케이션 로직에서 효과적인 디자인 향상을 얻을 수 있다.

Description

가변 지연소자를 가진 펄스 발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 펄스 발생기의 회로도, 제3도는 가변 지연소자의 상세 회로도.

Claims (2)

  1. 제어신호[CS : 0]에 의해 인에이블되어 어드레스 신호[N : 0]를 입력받는 다수의 가변 지연수단과, 상기 어드레스 신호[N : 0]와 상기 가변 지연수단의 출력신호를 각각 입력받는 다수의 부정 배타적 논리합 수단과, 상기 다수의 부정 배타적 논리합 수단의 출력신호를 입력받아 출력하는 부정 논리곱 수단을 구비하는 것을 특징으로 하는 가변 지연소자를 가진 펄스 발생기.
  2. 제1항에 있어서, 상기 각각의 가변 지연수단은, 제어신호가 로우(Low)로 천이될 때 소정시간(a)만큼 지연된 신호를 출력하고, 제어신호가 하이(High)로 천이될 때 상기 소정시간(a)의 두배에 해당하는 시간(2a)만큼 지연된 신호를 출력하도록 구성되는 것을 특징으로 하는 가변 지연소자를 가진 펄스 발생기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008097A 1995-04-07 1995-04-07 가변 지연소자를 가진 펄스 발생기 KR0137522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008097A KR0137522B1 (ko) 1995-04-07 1995-04-07 가변 지연소자를 가진 펄스 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008097A KR0137522B1 (ko) 1995-04-07 1995-04-07 가변 지연소자를 가진 펄스 발생기

Publications (2)

Publication Number Publication Date
KR960039647A true KR960039647A (ko) 1996-11-25
KR0137522B1 KR0137522B1 (ko) 1998-06-15

Family

ID=19411718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008097A KR0137522B1 (ko) 1995-04-07 1995-04-07 가변 지연소자를 가진 펄스 발생기

Country Status (1)

Country Link
KR (1) KR0137522B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4350133B2 (ja) * 2007-02-19 2009-10-21 富士通株式会社 送信回路および無線伝送装置

Also Published As

Publication number Publication date
KR0137522B1 (ko) 1998-06-15

Similar Documents

Publication Publication Date Title
KR920010618A (ko) 동기형 다이나믹 ram
KR970008876A (ko) 펄스폭 변조(pulse width modulation)회로
KR930014040A (ko) 어드레스 전이 검출회로
KR960042733A (ko) 반도체 기억장치의 데이터 입력회로
KR880000880A (ko) 비 교 기
KR970063930A (ko) 가변 지연회로와 이것을 사용한 링 발진기 및 펄스폭 가변회로
KR930005033A (ko) 불휘발성 메모리회로
KR960039647A (ko) 가변 지연소자를 가진 펄스 발생기
KR960026760A (ko) 펄스 신호 정형회로
KR940012823A (ko) 클록신호 생성회로
KR840005634A (ko) 클럭 재생회로
KR920017354A (ko) 엣지 검출 기능을 갖는 펄스 발생회로
KR960039622A (ko) 비중첩 신호 발생 회로
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR960036334A (ko) 가변형 지연회로
KR970004648A (ko) 클럭신호 선택 출력회로
KR980006847A (ko) 단안정 멀티바이브레이터
SU900458A1 (ru) Регистр
SU671034A1 (ru) Делитель частоты импульсов на семь
SU663089A2 (ru) Генератор тактовых импульсов
KR970008892A (ko) 센서리스 모터 구동 회로 구현을 위한 논리 회로
KR920008770A (ko) 동기형 메모리 장치의 타이밍 제어회로
KR940003188A (ko) 동기식 카운터회로
KR970049613A (ko) 가변이 가능한 대기 상태 생성 장치
KR970067359A (ko) 메모리의 어드레스 천이 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 17

EXPY Expiration of term