KR960002930B1 - 입출력신호가 동일 단자에서 구현되는 스위칭회로 - Google Patents

입출력신호가 동일 단자에서 구현되는 스위칭회로 Download PDF

Info

Publication number
KR960002930B1
KR960002930B1 KR1019920022039A KR920022039A KR960002930B1 KR 960002930 B1 KR960002930 B1 KR 960002930B1 KR 1019920022039 A KR1019920022039 A KR 1019920022039A KR 920022039 A KR920022039 A KR 920022039A KR 960002930 B1 KR960002930 B1 KR 960002930B1
Authority
KR
South Korea
Prior art keywords
input
output
terminal
output signal
signal
Prior art date
Application number
KR1019920022039A
Other languages
English (en)
Other versions
KR940012838A (ko
Inventor
남명현
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920022039A priority Critical patent/KR960002930B1/ko
Priority to JP23145293A priority patent/JP3459445B2/ja
Priority to US08/126,967 priority patent/US5598121A/en
Publication of KR940012838A publication Critical patent/KR940012838A/ko
Application granted granted Critical
Publication of KR960002930B1 publication Critical patent/KR960002930B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6221—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors combined with selecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals

Landscapes

  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

입출력신호가 동일 단자에서 구현되는 스위칭회로
제1도는 종래의 입출력단이 분리된 스위칭회로의 일실시예를 나타낸 블럭도.
제2도는 이 발명에 따른 입출력신호가 동일 단자에서 구현되는 스위칭회로의 일실시예를 나타낸 블럭도.
제3도는 이 발명에 따른 상기 제2도의 스위칭회로를 좀더 구체적으로 나타낸 블럭도.
제4도는 이 발명에 따른 상기 제3도의 입출력신호 인터페이스회로의 상세한 회로도.
제5도는 이 발명에 따른 상기 제3도의 입출력신호 분리회로의 상세한 회로도.
제6도는 이 발명에 따른 스위칭 소자와 입출력단자와의 관계를 나타낸 파형도.
제7도는 이 발명에 따른 동작 상태를 나타낸 파형도.
제8도는 지연소자의 지연시간과 스위칭 소자 입력신호의 선택간격사이와의 관계를 나타낸 파형도.
제9도는 동일한 스위칭 소자를 반복적으로 입력하였을 경우의 관계를 나타낸 파형도.
제10도는 이 발명에 따른 또다른 실시에를 나타낸 블럭도이다.
이 발명은 뮤직 센터(Music Center)등에서의 기능 선택 스위칭회로에 관한 것으로, 더욱 상세하게 말하자면 스위칭 소자의 입력단자와 출력단자를 동일 단자에 구현하여 단자수의 감소에 의한 외부 부품의 감소 및 소형화를 가능하게 하는 입출력신호가 동일 단자에서 구현되는 스위칭회로에 관한 것이다.
종래의 스위칭회로는 제1도와 같이 입출력단자가 분리되어 있다.
이때, 다수의 스위칭 소자(S1~S6)중 제1스위칭 소자(S1)가 눌러졌다고 하면 해당 스위칭 입력신호가 스위칭 입출력 IC(1000')의 입력단자(I1)를 통해 인가되고, 입력에 대한 출력 신호가 출력단자(01)를 통해 출력되어 해당 표시 소자(LED1)를 구동시킨다.
그러나 종전에는, 스위칭 입력신호와 그 선택된 출력신호를 나타내는 입출력단자가 분리되어 있어 단자수의 증가에 의한 주변회로의 증가 및 소형화가 어려운 문제점이 있었다.
제1도에도 도시되어 있듯이 스위칭 입출력 IC(1000')는 외부로 12개의 단자가 형성되어야 하기 때문에 소형화가 어렵다는 것을 알 수 있다.
이 발명은 이러한 종래의 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 출력신호가 입력신호에 영향을 주지 못하므로 스위칭 입출력회로를 구성하여 입출력신호를 동일 단자로 출력시키는 것이 가능하도록 함으로써 단자수가 감소되어 주변회로가 감소되고 또한, 소형화가 가능해지는 입출력신호가 동일 단자에서 구현되는 스위칭회로를 제공함에 있다.
이러한 목적을 달성하기 위한 이 발명의 특징은, 스위칭 소자의 입력에 의해 선택된 표시 소자가 점등되도록 하는 스위칭회로에 있어서, 상기 스위칭 소자와 표시 소자 사이에 연결되어, 상기 스위칭 소자의 입력신호 및 전출력신호를 내부로 출력한 후 그에 대응하는 타이밍신호를 입력받아, 상기 타이밍신호에 따라 상기 표시 소자를 구동하는 입출력신호 인터페이스회로와 ; 상기 입출력신호 인터페이스회로에 연결되어, 상기 입출력 인터페이스회로로부터 상기 스위칭 소자의 입력신호 및 전출력신호를 받아들여, 스위칭 소자가 턴온된 경우이면 또다른 턴온동작이 있을때까지 표시 소자의 점등동작이 유지될 수 있도록 하는 타이밍신호를 생성하여 상기 입출력신호 인터페이스회로에 출력함으로써 상기 스위칭 소자의 입력신호와 출력신호가 분리되도록 하는 입출력신호 분리회로로 이루어지는 것을 특징으로 하는 입출력신호가 동일 단자에서 구현되는 스위칭회로에 있다.
이 발명에 따르면, 종래에 입력단자와 출력단자로 구분되어 구현되던 스위칭회로를 입출력신호 인터페이스회로와 입출력신호 분리회로에 의해 하나의 단자를 가지는 것으로 구현할 수 있다.
이하, 이 발명에 따른 입출력신호가 동일 단자에서 출력되는 스위칭회로의 일실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 이 발명에 따른 입출력신호가 동일 단자에서 출력되는 스위칭회로의 일실시예를 나타내는 블럭도로서, 입출력신호가 동일 단자에서 출력되는 회로를 IC화한 스위칭 입출력 IC(1000)와, 상기 스위칭 입출력 IC(1000)의 입출력단자(I/01~I/06)에 연결된 6개의 스위칭 소자(S1~S6)와 6개의 표시 소자(LED1~LED6)로 구성된다.
제3도는 상기 스위칭 입출력 IC(1000)를 좀더 상세하게 나타낸 블럭도로서, 하나의 스위칭 소자(Si)와 표시 소자(LEDi)에 연결되어 출력신호가 입력신호에 영향을 주지 못하도록 하는 입출력신호 인터페이스회로(100)와, 스위칭 입력신호와 출력신호를 분리하여 주는 입출력신호 분리회로(200)로 구성된다.
이때, 하나의 스위칭 소자와 표시 소자에는 하나의 입출력신호 인터페이스회로와 입출력신호 분리회로가 필요하므로, 도면에 도시하지 않았지만, 동일한 내부 구성을 가지는 입출력신호 인터페이스회로와 입출력신호 분리회로가 스위칭 소자의 갯수만큼 포함되어 있는 것으로 가정한다.
제4도는 상기 제3도의 입출력신호 인터페이스회로(100)의 상세한 회로도로서, 스위칭 소자가 눌러지면 인가되는 입력신호를 처리하여 입출력신호 분리회로(200)로 출력하는 입력처리부(101)와, 상기 입출력신호 분리회로(200)에서 출력되는 신호를 처리하여 표시 소자로 출력하는 출력처리부(102)로 이루어진다.
이때, 상기 입력처리부(101)는, 트랜지스터(Q1,Q2)로 구성되는데, 상기 트랜지스터(Q1)의 베이스단에는 입출력단(Bi)이 연결되고 콜렉터단에는 전원단(VCC)단이 연결되며 에미터단에는 분압저항(R1,R2)이 연결된다.
그리고, 상기 분압저항(R1,R2)사이에는 상기 트랜지스터(Q2)의 베이스단이 연결되고 그 트랜지스터(Q2)의 콜렉터단에는 단자(Ci)를 통해 입출력신호 분리회로(200)가 연결된다.
그리고, 상기 출력처리부(102)는, 트랜지스터(Q3,Q4)의 베이스단에 상기 입출력신호 분리회로(200)의 출력단자(Ai)가 단자(Ai)를 통해 연결되고 이 트랜지스터(Q4)의 콜랙터단에는 트랜지스터(Q5)의 콜렉터단과 베이스단 및 트랜지스터(Q6)의 베이스단이 연결된다. 그리고, 상기 트랜지스터(Q5,Q6)의 에미터단에는 전원단(VCC)이 연결되고, 상기 트랜지스터(Q6)의 콜렉터단에는 트랜지스터(Q7)의 베이스단이 연결된다.
이때, 상기 트랜지스터(Q3)의 콜렉터단에는 저항(R3)을 통해 바이어스단이 연결되고, 상기 트랜지스터(Q7)의 콜렉터단에는 상기 입력 처리부(101)와 공통으로 입출력단(Bi)이 연결된다.
제5도는 상기 제3도의 입출력신호 분리회로(200)를 상세하게 나타낸 회로도로서, 동일한 내부 구성을 가지는 다수개의 입출력신호 분리회로(201~20i)로 이루어진다. 이때, 상기 하나의 입출력신호 분리회로(201)는, 단자(C1)를 통해 입력되는 상기 입출력신호 인터페이스회로(100)의 출력을 반전시키는 인버터(I1)와 ; 상기 인버터 (I1)의 출력단에 연결되어 상기 인버터(I1)의 출력을 지연시간(t1)만큼 지연시키는 지연소자(D1)와 ; 상기 인버터(I1)의 출력단에 연결되어 상기 인버터(I1)의 출력단을 다시 반전시키는 인버터(I2)와 ; 상기 지연소자(D1)와 인버터(I2)의 출력단에 연결되어 상기 두 출력을 조합하는 낸드 게이트(NA1)와 ; 상기 낸드 게이트(NA1)의 출력단에 연결되어 상기 낸드 게이트(NA1)의 출력을 반전시키는 인버터(I3)와 ; 상기 인버터(I3)의 출력단과 연결되는 D입력단(D)과 클럭단(CLK)을 구비한 D타입의 플립플롭(FF1)으로 구성된다.
이때, 상기 플립플릅(FF1)의 출력단(QA)은 단자(A1)를 통해 상기 입출력신호 인터페이스회로(100)의 출력처리부(102)의 입력단자(A1)에 연결된다.
한편, 상기 입출력신호 분리회로(201)가 i개 존재하는 경우, 각각의 입출력신호 분리회로(201~20i)의 내부구성은 상기 입출력신호 분리회로(201)와 동일한 구성을 가지며, 이때, 각각의 입출력신호 분리회로(201~20i)의 플립플롭(FF1~FFi)의 전단에 연결되는 인버터의 출력은 오아 게이트(OR1)에 의해 조합되어 각각의 플립플롭(FF1~FFi)의 클럭단(CLK)에 제공된다.
제6도는 이 발명에 따른 스위칭 소자와 입출력단자와의 관계를 나타낸 파형도로서, 제6a도는 i번째 스위칭 소자(Si)가 눌러지면 i번째 스위칭 소자(Si)에서 로우 신호가 출력되는 예를 보인 것이고, 제6b도는 상기 i번째 스위칭 소자(Si)가 입력되면 상기 입출력신호 인터페이스회로(100)와 입출력신호 분리회로(200)에 의해 i번째 입출력단(Bi)이 로우신호를 출력하여 i번째 표시 소자(LEDi)가 점등되는 예를 보인것이다.
제7도는 이 발명에 따른 동작 상태를 나타낸 파형도로서, 두개의 스위칭 소자(S1,S2)가 일정한 간격을 두고 눌러졌을 경우의 동작 상태를 나타낸다.
제8도는 지연소자의 지연시간과 스위칭 소자 입력신호의 선택 간격사이와의 관계를 나타낸 파형도로서, 두개의 스위칭 소자(S1,S2)의 입력간격이 지연시간보다 짧을 경우의 동작 상태를 나타낸다.
제9도는 동일한 스위칭 소자가 반복적으로 눌러졌을 경우의 동작 상태를 나타낸다.
제10도는 이 발명에 따른 또다른 실시예를 나타낸 블럭도로서, 상기 입출력신호 인터페이스회로(100)와 입출력신호 분리회로(200)를 이용하여 입출력단자를 간단하게 확장할 수 있어 원하는 만큼의 스위칭 소자와 표시 소자를 연결할 수 있다.
제2도 내지 제5도에서 구성된 이 발명의 동작을 제1, 제2스위칭 소자(S1,S2)를 실예로 들어 설명하면 다음과 같다.
설명에 들어가기 전에, 도면에 도시되지는 않았지만, 제1스위칭신호(S1)에 대응하는 입출력신호 인터페이스회로(100)의 각 단자는 A1, B1, C1이고, 제2스위칭 신호(S2)에 대응하는 입출력신호 인터페이스회로(도시되지 않음)의 각 단자는 A2, B2, C2인 것으로 가정한다.
각각의 스위칭 소자의 일단자가 그라운드되어 있으므로 스위칭 소자가 눌러지면 그 스위칭 소자로부터 로우 신호가 대응하는 입출력신호 인터페이스회로의 입출력단으로 출력된다.
따라서, 제1스위칭 소자(S1)가 눌러지면 제7a도와 같이 로우 신호가 제1입출력신호 인터페이스회로(100)의 입출력단(B1)을 통해 입력처리부(101)의 트랜지스터(Q1)의 베이스단으로 인가된다.
이때, 상기 트랜지스터(Q1)는 NPN 타입이므로 턴오프되고, 상기 트랜지스터(Q1)가 턴오프되면 상기 트랜지스터(Q1)의 에미터단에 연결된 트랜지스터(Q2)도 턴오프된다.
따라서, 이 트랜지스터(Q2)의 콜렉터단은 오픈되어 단자(C1)를 통해 제7c도와 같은 하이신호가 제1입출력신호 분리회로(201)의 입력단자(C1)로 출력된다.
이때, 상기 제1입출력신호 분리회로(201)의 입력단자(C1)에는 스위칭 소자(S1)의 스위칭동작에 따른 입력신호와 전출력신호가 함께 인가된다(제7c도의 점선부분).
한편, 상기 제1입출력신호 분리회로(201)의 지연소자(D1)의 지연시간을 t1이라하면 상기 제1입출력신호 인터페이스회로(100)에서 출력된 하이 신호는 인버터(I1~I3)와 낸드 게이트(NA1) 및 지연소자(D1)의 조합에 의해 지연소자(D1)의 지연시간만큼의 하이 신호로 되어 상기 인버터(I3)의 출력단(t2~1)을 통해 제7e도와 같이 나타난다.
그리고, 상기 인버터(I3)의 출력은 플립플롭(FF1)의 D입력으로 제공된다.
그리고, 상기 입출력신호 분리회로(201)가 다수개 구성되어 있을 경우 상기 인버터(I3)의 출력은 각각의 입출력신호 분리회로의 낸드 게이트의 출력단에 연결된 인버터의 출력들과 오아 게이트(OR1)에 의해 논리합되어 각각의 플립플롭의 클럭단으로 제7g도와 같이 제공된다. 그러므로, 클럭의 한주기는 하나의 스위칭 소자가 눌러지고 다음 스위칭 소자가 눌러질때까지가 된다.
따라서, 상기 플립플롭(FF1)은 제7g도와 같이 제공되는 클럭의 한주기동안 플립플롭(FF1)이 출력단(QA)으로 제7h도와 같은 하이 신호를 출력하고, 그 신호는 단자(A1)를 통해 상기 제1입출력신호 인터페이스회로(100)의 출력처리부(102)의 단자(A1)로 출력된다.
이때, 상기 제1입출력신호 인터페이스회로(100)의 출력처리부(102)의 트랜지스터(Q3,Q4)의 베이스단이 상기 단자(A1)에 연결되어 있으므로, 상기 트랜지스터(Q3,Q4)는 턴온되고, 상기 트랜지스터(Q4)가 턴온되면 상기 트랜지스터(Q4)의 콜렉터단에 베이스단이 연결된 상기 트랜지스터(Q5,Q6)도 턴온된다.
그리고, 상기 트랜지스터(Q6)가 턴온되면 상기 트랜지스터(Q6)의 콜렉터단에 베이스단이 연결된 트랜지스터(Q7)가 포화상태가 되어 제1입출력단자(B1)에 제7j도와 같은 로우 신호가 출력된다. 이때, 상기 제1입출력단(B1)은 다른 스위칭 소자가 눌러질때까지 로우 상태를 유지한다.
그리고, 제1입출력단(B1)에 연결된 제1표시 소자(LED1)는 제1입출력단(B1)으로부터 로우 신호가 출력되는 동안 점등된다.
종래 기술에 따르면, 제1스위칭 소자(S1)가 눌러지면 제1표시 소자(LED1)는 점등이 되지만, 이 경우는 제1스위칭 소자(S1)를 계속 누르고 있어야 위에서와 동일한 효과를 얻을 수 있다.
제1입출력신호 인터페이스회로(100)와 제1입출력신호 분리회로(201)를 사용하면 제1스위칭 소자(S1)를 계속 누르지 않아도 다음 스위칭 소자가 입력될때까지는 제1표시 소자(LED1)가 계속 점등된다.
따라서, 제2스위칭 소자(S2)가 눌러지고 제7b도와 같이 입력되면 제2입출력신호 인터페이스회로도 제4도와 동일하게 구성되므로, 트랜지스터(Q1,Q2)가 턴오프되어 제7d도와 같은 신호가 제2스위칭 소자(S2)가 눌러진 순간부터 하이가 되어 단자(C2)를 통해 제2입출력신호 분리회로의 단자(C2)로 출력된다.
그리고, 제2입출력신호 분리회로의 입력단자(C2)로 입력된 하이신호는 제2지연소자(D2)와 인버터(I4~I6) 및 낸드 게이트(AN2)의 조합에 의해 제2지연소자(D2)의 지연시간(t1)만큼의 하이 신호가 상기 인버터(I6)의 출력단(t2~2)을 통해 제7f도와 같이 출력된다.
그리고, 오아 게이트(OR1)에 의해 제7g도와 같이 클럭이 다시 하이로 되어 제2플립플롭(FF2)으로 제공되고 클럭의 한주기(다음 스위칭 소자가 입력될 때까지)동안 제2i도와 같이 하이 신호가 상기 제2플립플롭(FF2)의 단자(A2)를 통해 제2입출력신호 인터페이스회로의 출력처리부(102)의 입력단자(A2)로 출력된다.
이때, 상기 제2입출력신호 인터페이스회로의 출력처리부(102)의 입력단자(A2)로 하이신호가 제공되면 트랜지스터(Q3~Q7)가 턴온되어 제2입출력단(B2)에는 제7k도와 같이 로우 신호가 출력된다.
이때, 제1입출력단(B1)에는 하이가 출력되어 제1표시 소자(LED1)는 소등되고 다른 스위칭 소자가 눌러질때까지 제2표시 소자(LED2)가 점등된다.
그리고, 상기 입출력신호 인터페이스회로의 출력처리부의 트랜지스터(Q7)의 사이즈가 클수록 입출력단에 인가되는 전류량이 많아지므로 표시 소자가 충분한 구동 능력을 갖기 위해서는 상기 입출력신호 인터페이스 회로의 출력처리부의 트랜지스터(Q7)의 사이즈를 조절하면 된다.
한편, 제8도는 임의의 두 스위칭 소자에 의한 입력간격이 지연 소자(Di)의 지연시간보다 짧을 경우의 동작 상태를 나타낸 것으로 이때는, 먼저 누른 스위칭 소자에 연결된 표시 소자만 점등된다.
즉, 제1스위칭 소자(S1)가 눌러졌을때의 제1입출력단(B1)의 상태와 제1입출력신호 인터페이스회로(100)의 입력처리부(101)의 출력 (C1)과 제1입출력신호 분리회로(201)의 인버터(I3)의 출력 (t2-1)은 제8a, c, e도와 같이 나타난다.
그리고, 지연 소자의 지연 시간(t1)보다 짧은 시간에 제2스위칭 소자(S2)가 눌러졌을 때의 제2입출력단(B2)의 상태와 제2입출력신호 인터페이스회로의 입력처리부(101)의 출력(C2)과 제2입출력신호 분리회로(202)의 인버터(I6)의 출력(t2-2)은 제8b, d, f도와 같이 나타난다.
이때, 상기 제8e와 f도의 파형이 상기 입출력신호 분리회로와 오아게이트(OR1)에 의해 논리합되면 출력(t3)은 제8g도와 같이 나타난다. 즉, 제1스위칭 소자(S1)와 제2스위칭 소자(S2)의 입력 간격이 지연 소자의 지연 시간보다 짧으므로 상기 제2입출력신호 분리회로(202)에서 제2스위칭 소자(S2)의 입력신호에 대한 출력 래치 신호(t3)가 발생하지 않아 제2스위칭 소자(S2)에 대한 출력 신호는 무시된다.
즉, 제8g도의 파형이 제1, 제2입출력신호 분리회로(201,202)의 제1, 제2플립플롭(FF1,FF2)의 클럭으로 제공되므로 제1입출력신호 분리회로(201)의 제1플립플롭(FF1)의 출력(A1)은 제8h도와 같이 출력되고, 제2입출력신호 분리회로(202)의 제2플립플롭(FF2)의 출력(A2)은 제8g도와 같이 로우상태의 신호가 출력된다.
그리고, 제8h도의 파형 (A1)이 제1입출력신호 인터페이스회로(100)의 출력처리부(102)의 입력 단자(A1)로 출력되면, 출력처리부(102)의 트랜지스터(Q3~Q7)가 턴온되어 제1입출력단(B1)은 제8j도와 같이 출력되어 제1입출력단(B1)에 연결된 제1표시 소자(LED1)가 점등된다.
한편, 제8i도의 파형(A2)이 제2입출력신호 인터페이스회로의 출력처리부(102)의 입력단자(A2)로 출력되면 상기 출력처리부(102)의 트랜지스터(Q3~Q7)가 턴오프되어 제2입출력단(B2)은 제8k도와 같이 하이 신호를 출력하여 제2입출력단(B2)에 연결된 제2표시 소자(LED2)는 점등되지 않는다.
따라서, 지연 소자의 지연 시간(t1)을 조정하여 이용자가 원하는 스위칭 소자의 입력 선택 간격을 조정할 수 있다.
한편, 제9도는 동일한 스위칭 소자가 반복적으로 입력될 때의 동작 상태를 나타낸 파형도로서, 최초의 스위칭 소자의 입력만 유효하고 그뒤의 반복적인 스위칭 소자의 입력은 상기 입출력신호 분리회로에서 입력신호로 인식되지 않아 출력에 영향을 미치지 않는다.
즉, 제9a도와 같이 하나의 스위칭 소자(Si)가 반복적으로 입력될때 상기 입출력신호 분리회로의 입력단자(Ci)에는 스위칭 소자(Si)의 입력신호와 전출력신호가 함께 인가되기 때문에 제9b도와 같이 나타난다.
그러므로, 플립플롭(FFi)의 D입력단과 클럭단으로 제공되는 신호는 제9c도와 같고, 플립플롭(FFi)의 출력(QA)은 하이 신호로서 입출력신호 인터페이스회로의 출력처리부의 입력단자(Ai)로 인가된다.
따라서, 상기 입출력신호 인터페이스회로의 출력처리부의 트랜지스터(Q3~Q7)가 턴온되어 상기 입출력신호 인터페이스회로의 출력처리부의 출력단자인 입출력단(Bi)에는 제9e도와 같이 동일한 스위칭 소자(Si)의 최초의 입력에서 로우 신호를 출력되고, 이후의 동일한 스위칭 소자(Si)은 반복적인 입력은 무시된 채 다른 스위칭 소자가 입력될때까지 표시 소자(LEDi)는 깜박임없이 계속 점등된다.
제10도는 이 발명의 또다른 실시예로서, 입출력신호 인터페이스회로와 입출력신호 분리회로를 이용하여 입출력단자를 간단하게 확장할 수 있어 원하는 만큼의 스위칭 소자와 표시 소자를 연결할 수 있다.
이상에서와 같이 이 발명은 입출력신호 인터페이스회로와 입출력신호 분리회로에 의해 기능선택 스위칭회로의 입력단자와 출력단자가 동일 단자에 구현이 가능하고, 또한, 스위칭 소자와 표시 소자의 확장이 간단하게 이루어짐으로써 단자수의 감소에 의한 주변 회로의 감소와 소형화가 가능해지는 효과가 있다.

Claims (2)

  1. 스위칭 소자의 입력에 의해 선택된 표시 소자가 점등되도록 하는 스위칭회로에 있어서, 상기 스위칭 소자와 표시 소자 사이에 연결되어, 상기 스위칭 소자의 입력신호를 내부로 출력한 후 그에 대응하는 타이밍신호를 입력받아, 상기 타이밍신호에 따라 상기 표시 소자를 구동하는 입출력신호 인터페이스회로와 ; 상기 입출력신호 인터페이스회로에 연결되어, 상기 입출력신호 인터페이스회로로부터 입력신호를 받아들여, 스위칭 소자가 턴언된 경우이면, 또다른 턴온동작이 있을때까지 표시 소자의 점등동작이 유지될 수 있도록 하는 타이밍신호를 생성하여 상기 입출력신호 인터페이스회로에 출력함으로써 상기 스위칭 소자의 입력신호와 출력신호가 분리되도록 하는 입출력신호 분리회로로 이루어지는 것을 특징으로 하는 입출력신호가 동일단자에서 구현되는 스위칭회로.
  2. 제1항에 있어서, 상기 입출력신호 인터페이스회로는, 스위칭 소자의 입력신호가 입출력단을 통해 입력되면 해당 스위칭 소자의 입력신호를 상기 입출력신호 분리회로로 출력하는 입력처리부와, 상기 입출력신호 분리회로의 출력단에 연결되어 상기 입출력신호 분리회로의 출력에 따라 표시 소자를 제어하는 출력처리부로 구성되는 것을 특징으로 하는 입출력신호가 동일 단자에서 구현되는 스위칭회로.
KR1019920022039A 1992-11-23 1992-11-23 입출력신호가 동일 단자에서 구현되는 스위칭회로 KR960002930B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920022039A KR960002930B1 (ko) 1992-11-23 1992-11-23 입출력신호가 동일 단자에서 구현되는 스위칭회로
JP23145293A JP3459445B2 (ja) 1992-11-23 1993-09-17 スイッチング回路
US08/126,967 US5598121A (en) 1992-11-23 1993-09-27 Switching circuit for embodying an I/O signal in a single terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920022039A KR960002930B1 (ko) 1992-11-23 1992-11-23 입출력신호가 동일 단자에서 구현되는 스위칭회로

Publications (2)

Publication Number Publication Date
KR940012838A KR940012838A (ko) 1994-06-24
KR960002930B1 true KR960002930B1 (ko) 1996-02-28

Family

ID=19343663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022039A KR960002930B1 (ko) 1992-11-23 1992-11-23 입출력신호가 동일 단자에서 구현되는 스위칭회로

Country Status (3)

Country Link
US (1) US5598121A (ko)
JP (1) JP3459445B2 (ko)
KR (1) KR960002930B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494065B2 (en) * 2005-08-11 2009-02-24 Symbol Technologies, Inc. Optical code reader system and method for control of illumination for aiming and exposure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111391A (ja) * 1983-11-21 1985-06-17 Nec Corp 半導体出力回路
US4684823A (en) * 1984-01-16 1987-08-04 The Grass Valley Group, Inc. Monolithic switch with selective latch control
JPS63200224A (ja) * 1987-02-14 1988-08-18 Fanuc Ltd キ−ボ−ド装置
US4980580A (en) * 1989-03-27 1990-12-25 Microelectronics And Computer Technology Corporation CMOS interconnection circuit
US5027003A (en) * 1989-12-29 1991-06-25 Texas Instruments Incorporated Read/write switching circuit
JPH04229715A (ja) * 1990-11-15 1992-08-19 Toshiba Corp 双方向スイッチ回路
US5134321A (en) * 1991-01-23 1992-07-28 Harris Corporation Power MOSFET AC power switch employing means for preventing conduction of body diode

Also Published As

Publication number Publication date
JP3459445B2 (ja) 2003-10-20
KR940012838A (ko) 1994-06-24
JPH06216732A (ja) 1994-08-05
US5598121A (en) 1997-01-28

Similar Documents

Publication Publication Date Title
US4797585A (en) Pulse generating circuit in a semiconductor integrated circuit and a delay circuit therefor
EP0265047A1 (en) Dual domino CMOS logic circuit, including complementary vectorization and integration
US4963767A (en) Two-level ECL multiplexer without emitter dotting
US5448597A (en) Clock signal switching circuit
US5006732A (en) Semiconductor circuit having buffer function
DE68921086D1 (de) Integrierte Halbleiterschaltkreisanordnung mit verbesserter Eingangs-/ Ausgangsschnittstellenschaltung.
KR960042413A (ko) 데이터 처리 시스템
EP0111630A2 (en) Flip-flop programmer using cascaded logic arrays
KR960002930B1 (ko) 입출력신호가 동일 단자에서 구현되는 스위칭회로
US4355246A (en) Transistor-transistor logic circuit
US5414417A (en) Automatic input/output terminal varying circuit
JPH0199314A (ja) シンクロナイザ‐フリツプフロツプ回路装置
US4291221A (en) Digital semiconductor circuit
US5280596A (en) Write-acknowledge circuit including a write detector and a bistable element for four-phase handshake signalling
US5241574A (en) Pulse generating apparatus
JPH0534409A (ja) テストモード制御信号生成回路
JP2808783B2 (ja) 電流切り替え型差動論理回路
JP3147955B2 (ja) 半導体装置
JPH04306013A (ja) ラッチ回路装置
JPH038126B2 (ko)
KR0141610B1 (ko) 3상태를 갖는 전류 드라이버 회로
KR0139469B1 (ko) 인에이블단을 가진 안정화된 토클 플립플롭
JPS61285523A (ja) クロツク切換回路
SU1603367A1 (ru) Элемент сортировочной сети
JP2557866Y2 (ja) 信号切換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110131

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee