JP2557866Y2 - 信号切換回路 - Google Patents
信号切換回路Info
- Publication number
- JP2557866Y2 JP2557866Y2 JP1989121856U JP12185689U JP2557866Y2 JP 2557866 Y2 JP2557866 Y2 JP 2557866Y2 JP 1989121856 U JP1989121856 U JP 1989121856U JP 12185689 U JP12185689 U JP 12185689U JP 2557866 Y2 JP2557866 Y2 JP 2557866Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- input
- switching circuit
- signal switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、信号切換回路に関し、特に2種類以上の入
力信号を切換える信号切換回路に関する。
力信号を切換える信号切換回路に関する。
従来、この種の信号切換回路は、第2図に示す様な構
成である。第2図において、切換信号5によって、2種
類の入力信号の場合入力信号1,2の切換えを行い、出力
信号4を出力していた。信号切換部3の内部の構成は、
一例として第3図に示すような論理ゲートで構成され、
切換信号5が論理“1"の時、入力信号2を出力信号4と
し、論理“0"の時入力信号1を出力信号4とする動作を
行なう。
成である。第2図において、切換信号5によって、2種
類の入力信号の場合入力信号1,2の切換えを行い、出力
信号4を出力していた。信号切換部3の内部の構成は、
一例として第3図に示すような論理ゲートで構成され、
切換信号5が論理“1"の時、入力信号2を出力信号4と
し、論理“0"の時入力信号1を出力信号4とする動作を
行なう。
第3図の信号切換部3は、3個のANDゲート10と、イ
ンバータ12と、ORゲート11とからなっている。
ンバータ12と、ORゲート11とからなっている。
前述した従来の信号切換回路の出力を、カウンタやフ
リップフロップ等のクロック入力に接続した構成の場
合、入力信号の状態によっては、切換えを行なった時
に、カウンタやフリップフロップ等が誤動作してしまう
という欠点がある。
リップフロップ等のクロック入力に接続した構成の場
合、入力信号の状態によっては、切換えを行なった時
に、カウンタやフリップフロップ等が誤動作してしまう
という欠点がある。
第4図のタイミング図に示す様に、入力信号1が論理
“1"の状態の時、入力信号1から入力信号2に切換えを
行なうと、切換信号により出力信号4が立ち下がり、カ
ウンタの場合内部状態が変化する。即ち、〔+1〕だけ
多くカウントする。
“1"の状態の時、入力信号1から入力信号2に切換えを
行なうと、切換信号により出力信号4が立ち下がり、カ
ウンタの場合内部状態が変化する。即ち、〔+1〕だけ
多くカウントする。
本考案の目的は、前記欠点が解決され、接続されるカ
ウンタやフリップフロップ等が誤動作しないようにした
信号切換回路を提供することにある。
ウンタやフリップフロップ等が誤動作しないようにした
信号切換回路を提供することにある。
本考案による信号切換回路は、カウンタ用として構成
され、第1及び第2の入力端に供給される信号のうちの
一方を切換信号に応答して出力するものにおいて、前記
第1の入力端に第1のパルス信号を直接供給し、前記第
2の入力端に前記第1のパルス信号と第2のパルス信号
との排他的論理和信号を供給したことを特徴としてい
る。
され、第1及び第2の入力端に供給される信号のうちの
一方を切換信号に応答して出力するものにおいて、前記
第1の入力端に第1のパルス信号を直接供給し、前記第
2の入力端に前記第1のパルス信号と第2のパルス信号
との排他的論理和信号を供給したことを特徴としてい
る。
次に、本考案について図面を参照して説明する。
第1図は本考案の一実施例の信号切換回路を示す回路
図である。
図である。
第1図において、本実施例の信号切換回路は、入力信
号1を信号切換部3に入力し、入力信号1と入力信号2
とを、排他的論理和素子6に入力し、その出力を切換部
3に入力する。また、切換信号5は、信号切換部3のコ
ントロール(CNT)入力に接続する。
号1を信号切換部3に入力し、入力信号1と入力信号2
とを、排他的論理和素子6に入力し、その出力を切換部
3に入力する。また、切換信号5は、信号切換部3のコ
ントロール(CNT)入力に接続する。
信号切換部3の具体的回路は、第3図であってもよ
い。
い。
次にその動作を説明する。切換信号5が論理“1"の
時、入力信号2に切換わり、論理“0"の時、入力信号1
に切換わる。その出力を、カウンタのクロックに接続し
た時のタイミング図が、第4図であり、切換信号5が切
換わった時でも、出力信号4に変化がなく、カウンタの
状態も変化しない。
時、入力信号2に切換わり、論理“0"の時、入力信号1
に切換わる。その出力を、カウンタのクロックに接続し
た時のタイミング図が、第4図であり、切換信号5が切
換わった時でも、出力信号4に変化がなく、カウンタの
状態も変化しない。
以上説明した様に、本考案は、特に2種類の入力信号
の排他的論理和を複数組の切換回路に入力することによ
り、切換えを行なった時でも、出力信号に変化がなく、
その出力先のカウンタやフリップフロップ等は誤動作し
ないという効果がある。
の排他的論理和を複数組の切換回路に入力することによ
り、切換えを行なった時でも、出力信号に変化がなく、
その出力先のカウンタやフリップフロップ等は誤動作し
ないという効果がある。
特に本考案は、テスト回路等に用いる場合、カウンタ
の内部状態を単に進めたい時に効果的である。
の内部状態を単に進めたい時に効果的である。
第1図は本考案の一実施例の信号切換回路を示す回路
図、第2図は従来の信号切換回路を示す回路図、第3図
は第2図の切換部の論理ゲート構成の一例を示す回路
図、第4図は本実施例及び従来例の動作タイミング図で
ある。 1,2……入力信号、3……信号切換部、4……出力信
号、5……切換信号、6……排他的論理和素子、10……
ANDゲート、11……ORゲート、12……インバータ。
図、第2図は従来の信号切換回路を示す回路図、第3図
は第2図の切換部の論理ゲート構成の一例を示す回路
図、第4図は本実施例及び従来例の動作タイミング図で
ある。 1,2……入力信号、3……信号切換部、4……出力信
号、5……切換信号、6……排他的論理和素子、10……
ANDゲート、11……ORゲート、12……インバータ。
Claims (1)
- 【請求項1】第1及び第2の入力端を有し、切換信号に
応答して前記第1及び第2の入力端に供給される信号の
うちの一方を出力する信号切換回路において、前記第1
の入力端に第1のパルス信号を直接供給し、前記第2の
入力端に前記第1のパルス信号と第2のパルス信号との
排他的論理和信号を供給したことを特徴とするカウンタ
用の信号切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1989121856U JP2557866Y2 (ja) | 1989-10-17 | 1989-10-17 | 信号切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1989121856U JP2557866Y2 (ja) | 1989-10-17 | 1989-10-17 | 信号切換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0361723U JPH0361723U (ja) | 1991-06-17 |
JP2557866Y2 true JP2557866Y2 (ja) | 1997-12-17 |
Family
ID=31669877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1989121856U Expired - Lifetime JP2557866Y2 (ja) | 1989-10-17 | 1989-10-17 | 信号切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2557866Y2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6010276B2 (ja) * | 1974-12-27 | 1985-03-15 | ソニー株式会社 | 電子時計のタイマ−表示装置 |
-
1989
- 1989-10-17 JP JP1989121856U patent/JP2557866Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0361723U (ja) | 1991-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960042413A (ko) | 데이터 처리 시스템 | |
JP2557866Y2 (ja) | 信号切換回路 | |
US4297591A (en) | Electronic counter for electrical digital pulses | |
JPH04306013A (ja) | ラッチ回路装置 | |
JPH04369920A (ja) | 入力選択機能付きラッチ回路 | |
JP2782946B2 (ja) | 半導体集積回路 | |
SU1603367A1 (ru) | Элемент сортировочной сети | |
JPS59133627A (ja) | マイクロコンピユ−タの入出力回路 | |
JPH0638491Y2 (ja) | 遅延回路 | |
JPH0355200Y2 (ja) | ||
JPS5837233U (ja) | 信号切換装置 | |
JPH04369119A (ja) | 相補出力型ゲート | |
JPS6361805B2 (ja) | ||
JPH08298443A (ja) | D型フリップフロップ | |
JPH05100778A (ja) | 半導体出力回路 | |
JPH0422320B2 (ja) | ||
JPH04196917A (ja) | フリップフロップ回路 | |
JPH03126317A (ja) | ワイヤードアンド可能なドライバ回路 | |
JPH03121728U (ja) | ||
JPH04223020A (ja) | ディップスイッチ | |
KR940012838A (ko) | 입출력신호가 동일단자에서 구현되는 스위칭회로 | |
JPH044430U (ja) | ||
JPS61100025A (ja) | 非同期式アツプダウンカウンタ | |
JPH0322489U (ja) | ||
JPH0372381U (ja) |