JPS6010276B2 - 電子時計のタイマ−表示装置 - Google Patents

Description

【発明の詳細な説明】 本発明は電子時計付きラジオ受信機等に適用して好適な
電子時計のタイマー表示装置に関し、特に予め、セット
した所望タイマー時間を所定単位タイマー時間毎に表示
すると共に、タイマー残り時間をも所定タイマー時間毎
に表示することの出来るものを提案せんとするものであ
る。

以下に図面を参照して、本発明をその一実施例につき、
詳細に説明する。

第１図に本発明による電子時計のタイマー表示装置のブ
ロック図を示し、第２図にその具体的回路図を示し、以
下これら第１図及び第２図を中心として説明する。８は
タイマー時間表示部であって、曜日表示部を兼ねている
。

そして、この表示部８は複数、本例では７個の表示素子
８ａ乃至８ｇから構成されている。これら表示素子８ａ
乃至８ｇは本例では液晶表示素子にて構成されている。
これら表示素子を例えば表示素子８ｄを例にとって、第
６図について説明すると、これは曜日表示部Ｆとその周
囲の単位タイマー時間表示部Ｇとからなっている。この
場合、曜日表示部Ｆは曜日を示す略語例えばＷＥＤから
なっており、これら曜日表示部Ｆの周囲一体に単位タイ
マー時間表示部Ｇがベ外こ形成されている。この表示素
子８ｄは、他の表示素子も同様であるが、上述した如く
液晶表示素子にて構成されているので、図示せざるも液
晶の封入された透明カプセル内にその背面に共通電極が
配され、その上面に上述の曜日表示部Ｆ及び単位タイマ
ー時間表示部Ｇに対応する透明電極が配されその上面の
透明電極の内上述の背面の共通電極との間に電圧が印加
されている場合には、その部分が例えば黒くなり、、電
圧の印加されてない部分は例えば金属色となるようにな
されている。即ち、之等曜日表示部Ｆ及び単位タイマー
時間表示部Ｇが表示状態にある時は、その部分が黒くな
り、非表示状態にある時には金属色となるものである。
これら、各表示素子８ａ乃至８ｇからは夫々曜日表示部
Ｆの上述の透明電極に電圧を与える入力端子ら及び上述
の単位タイマー時間表示部Ｇに対応する上述の透明電極
に電圧を与える入力端子ｔ２が設けられている。７は上
述の７個の表示素子８ａ乃至８ｇを駆動する駆動回路で
ある。駆動回路７は上述の各表示素子８ａ乃至８ｇの入
力端子Ｌ‘こ夫々接続される出力端子７ａ乃至７ｇ及び
その各表示素子８ａ乃至８ｇの各入力端子ｔ２に接続さ
れる出力端子７′ａ乃至７′ｇを有しており、夫々上述
した各表示素子８ａ乃至８ｇの各透明電極に所定の電圧
を与えるようになされている。４は単位タイマー時間毎
にタイマー時間を記憶し、その記憶内容を示す出力の一
部が駆動回路７に供給される記憶回路である。

この記憶回路４の出力は被制御部、例えばラジオ受信機
則ちその電源スイッチに供給されるようになされている
。この記憶回路４はＤフリップフロップ回路或いはＪ−
Ｋフリツプフロツプ回路を可とするフリツプフロップ回
路４ａ乃至４ｇ、ノア回路１０ａ乃至１０ｇ及びアンド
回路１１ａ乃至１１ｇから構成されている。この記憶回
路４はセット入力端子４ｓ、リセット入力端子４ｒ、減
算パルス入力端子４ｐ及び出力端子４ｔを有している。
フリツプフロップ回路４ａ乃至４ｇはセット入力様子及
びリセット端子と非反転出力端子及び反転出力端子を夫
々有しており、その端子の部分に夫々Ｓ、Ｒ、ＱＱを記
している。そして各フリツプフロップ回路４ａ乃至４ｇ
の非反転出力がオア回路１３に供給され、その出力側に
得られる信号が上述の出力端子４ｔに得られるようにな
されると共に、その各非反転出力が夫々対応するアンド
回路１１ａ乃至１ １ｇの入力側に夫々供給されるよう
になされている。又、フリツプフロツプ回路４ａ乃至４
ｆの反転出力が夫々アンド回路１１ｂ乃至１１ｇの入力
側に夫々供給されるようになされている。６‘ま「上述
の７個の表示素子８ａ乃至８ｇの内の曜日表示状態にあ
る表示素子が同時に単位タイマー時間を表示する時には
、単位タイマー時間を表示部Ｇを表示状態にすると共に
、曜日表示部Ｆを非表示状態に転換して、曜日を表示状
態にある単位タイマー時間表示部Ｇと非表示状態にある
曜日表示部Ｆとのコントラストにて表示させるように上
述の駆動回路７を制御する表示制御回路である。

この表示制御回路６は、本例ではェクスクルーシブオア
回路６ａ乃至６ｇにて構成されている。そしてその各回
路６ａ乃至６ｇの出力が夫々駆動回路７に供給される。
そして、上述の記憶回路４の各フリップフロップ回路４
ａ乃至４ｇの各非反転出力端子よりの出力信号が夫々直
接駆動回路７に供給されると共に、上述のェクスクルー
シプオア回路６ａ乃至６ｇにも同時に供給される。又２
０は曜日信号発生回路であって、夫々出力端子１２ ｛
１２ａ乃至１２ｇ｝を有し、後述するタイムカウンタ５
の出力によって制御され、その対応する日の曜日の信号
をそのいずれかの出力端子より出す回路である。この場
合、出力端子１２ａ乃至１２ｇは日曜日乃至土曜日に対
応し、これら出力端子１２ａ乃至１２ｇが上述のェクス
クルーシブオア回路６ａ乃至６ｇの他の入力端に接続さ
れている。Ｓは記憶回路４に所望タイマー時間を記憶さ
せるセット入力回路である。

又、Ｒはこの記憶回路４の記憶内容を全部リセットする
りセット入力回路である。そして、セット入力回路Ｓは
スイッチ１及びセットパルス発生回路２より構成されリ
セット入力回路Ｒは上述のスイッチ１及びリセットパル
ス発生回路３から構成されている。スィッチーは電源＋
Ｂに接続された可動接点ｌａと、固定接点ｌｂ及びｌｃ
から成り、常態に於ては可動接点ｌａが固定接点ｌｂ及
びｌｃのいずれにも接触しないようになされている。又
、セットパルス発生回路２及びリセットパルス発生回路
３は、夫々第２図に図示の如く、スイッチ１の固定接点
ｌｂ及びｌｃと接地との間に接続された抵抗器により構
成されている。そして、スィツチーの固定接点ｌｂが記
憶回路４のセット入力端子４ｓに接続され、固定接点ｌ
ｃがリセット入力端子４ｒに接続されている。そして、
セット入力端子４ｓは、各フリップフロップ回路４ａ乃
至４ｇのセット入力端子に共通に接続され、リセット入
力端子４ｒは各ノア回路１０ａ乃至１０ｇの各入力端子
に接続されている。又、ノア回路１０ａ乃至１０ｇの各
出力端子は夫々フリッブフロップ回路４ａ乃至４ｇのリ
セツト入力端子に夫々接続されている。又、アンド回路
１１ａ乃至１１ｇの出力端子は夫々ノア回路１０ａ乃至
１０ｇの他方の出力端子に夫々接続されている。５は記
憶回路４の記憶内客たる上述の所望タイマー時間を単位
タイマー時間毎に減算するタイムカウンタである。

このタイムカウン夕５は上述の記憶回路４が所望タイマ
ー時間にセットされた時点より単位タイマー時間毎、例
えば１び分毎に出力を発生し、記憶回路４の所望タイマ
ー時間から単位タイマー時間毎に減算するカウンタであ
る。そしてクロックバルス入力端子２５よりの例えば１
分毎のクロツクパルスがアンド回路１４を介して、この
カウンタ５に供給され、そのクロックパルスをＩＮ固カ
ウントした時、その出力側に出力信号を出す回路である
。尚、このクロツクパルスは水晶発振回路の如き原発振
回路よりの出力を分周回路にて分周して、このような１
分毎のクロックパルスを発生する装置が、この入力端子
２５に接続されているものであるが、ここでは図示を省
略する。又、このクロックパルス入力端子２５よりのク
ロックパルスは駆動回路１７に供給され、その駆動回路
１７の出力が時刻表示部１８に供給されるようになされ
ている。この時刻表示部は例えば液晶表示素子にて構成
し得る。又、上述のアンド回路１４の他方の入力端子に
は記憶回路４の出力端子４ｔよりの出力も供給されるよ
うになされている。そして更にナンド回路１５が設けら
れ、その一方の入力端子にカウンタ５の出力が供給され
、他方の入力端子にクロツクバルス入力端子２５よりの
クロツクパルスが供給されるようになされ、その出力が
記憶回路４の減算パルス入力端子４ｐに供給されるよう
になされている。そして、この減算パルス入力端子４ｐ
は夫々記憶回路４のアンド回路１１ａ乃至１１ｇの他の
入力端子に接続されている。又各アンド回路１１ａ乃至
１１ｇには上述した如く対応するフリツプフロップ回路
４ａ乃至４ｇの非反転出力端子よりの出力が供Ｖ給され
ると共に、左隣のフリップフ。ツプ回路の反転出力端子
よりの反転出力が供Ｖ給されるようになされている。次
に、この電子時計のタイマー表示装置の動作を説明しよ
う。記憶回路４にタイマー時間をセットしない時は、曜
日信号発生回路２０の出力に基づいて単位タイマー時間
及び曜日表示部８に対応する表示部に於て、曜日が表示
されている。その状態を図示すると、第４図の如くであ
る。即ち、表示素子の曜日表示部Ｆのみが表示状態にあ
り、単位タイマー時間表示部Ｇは非表示状態である。そ
して、この場合例えば表示素子８ｄが曜日劇ち水曜日を
表示しているものとする。さて、この状態で記憶回路４
の記憶内容として、５０分のタイマー時間をセットする
ものとする。その時は、スイッチ１の可動接点ｌａを固
定接点ｌｂに５回接触せしめればよい。斯くすれば記憶
回路４のフリツプフロップ回路４ａ乃至４ｅの非反転出
力端子より夫々「１」の出力が得られ、この結果、表示
部８の表示素子８ａ乃至８ｅの各単位タイマー時間表示
部Ｇが表示状態になり、表示素子８ａ〜８ｃ及び８ｅの
各曜日表示部Ｆも表示状態となり、表示素子８ｄの曜日
表示部Ｆのみが非表示状態となる。これは表示制御回路
６のェクスクルーシブオア回路６ｄの出力によって駆動
回路７が制御されるからである。又、この場合記憶回路
４の出力端子４ｔの出力によって、被制御部９のスイッ
チがオンになさしめられる。そして、この記憶回路４に
タイマー時間をセットした後、１０分間経過するとナン
ド回路１５より出力パルスが得られて、これが記憶回路
４の減算パルス入力端子４ｐに供給され、この結果フリ
ツプフロップ回路４ａの非反転出力がｒｌ」からｒｏ」
に変化せしめられ、この結果表示素子８ａの単位タイマ
ー時間表示部Ｇ及び曜日表示部Ｆは非表示状態になさし
められる。

かくして、表示部８にて、タイマー残り時間４０分が表
示される。以下、１０分立つ毎に順次表示素子８ｂ，８
ｃの各単位タイマー時間表示部Ｇ及び曜日表示部Ｆが非
表示状態に変化せしめられる。そして、タイマーセット
時より４粉ふ経過すると、今度は単位タイマー表示部８
ｄの単位タイマー表示部Ｇが非表示状態になると共に、
その曜日表示部Ｆが表示状態になる。そして、タイマ−
セット時より５０分立つと、表示素子８ｅの単位タイマ
ー表示部Ｇ及び腰日表示部Ｆが非表示状態になる。この
とき被制御部９のスイッチはオフになさしめられる。又
、記憶回路４に所望のタイマー時間をセットした後に於
て、スイッチ１の可動接点ｌａを固定接点ｌｃに接触せ
しめれば、各フリツプフロップ回路４ａ乃至４ｇの非反
転出力はすべて「０」になって記憶状態が解除され、こ
の結果、表示部８の表示素子８ａ乃至８ｇのいずれの単
位タイマー表示部Ｇも非表示状態になさしめられる。

さて、表示部８の各表示素子８ａ乃至８ｇの表示状態を
第３図乃至第６図を参照して説明する。第４図は表示素
子８ｄに於て、曜日表示部Ｆが表示状態にあり、単位タ
イマー表示部Ｇが非表示状態にある場合を示す。第５図
は表示素子８ｄが曜日と共に単位タイマー時間を表示し
ている状態を示し、この場合は単位タイマー表示部Ｇは
表示状態にあり、曜日表示部Ｆは非表示状態にあり、こ
の曜日は表示状態にある単位タイマー表示部Ｇと非表示
状態にある曜日表示部Ｆとのコントラストにて行われる
。第６図は表示素子８ｄに於て、曜日表示部Ｆも単位タ
イマー表示部Ｇもいづれも表示状態にないことを示して
いる。そして、その表示素子８ｄが単位タイマー時間表
示状態にある時は第３図に示す如く、単位タイマー表示
部Ｇと共に曜日表示部Ｆが表示状態になる。上述に於て
は、表示素子８ａ乃至８ｇを液晶表示素子にて構成した
場合であるが、発光ダイオード表示素子「放電管表示素
子等他の表示素子を使用することが出来、その種類の如
何を問わない。

又、表示素子８ａ乃至８ｇに於て、単位タイマー時間表
示と、曜日表示とが重複した場合、上述の実施例の如く
する代りにその曜日表示部Ｆを点滅駆動させるようにし
てもよい。又、その点滅駆動は単位タイマー時間表示部
Ｇ或いは、単位タイマー時間表示部Ｇ及び曜日表示部Ｆ
を同時に点滅させてもよい。上述せる本発明によれば、
パネル上に並置された夫々単位タイマー時間に対応する
複数の表示素子と、之等複数の表示素子を駆動する駆動
回路と単位タイマー時間毎に所定タイマー時間を記憶し
その記憶内容を示す出力の一部が駆動回路に供給される
記憶回路と、記憶回路に所望タイマー時間を記憶させる
セット入力回路と、記憶回路の記憶内客たる所望タイマ
ー時間を単位タイマー時間毎に減算するタイムカウンタ
とより成り、複数の表示装置の内、表示状態となってい
る表示素子の個数によって単位タイマー時間毎のタイマ
ー残り時間を表示するようにした。電子時計のタイマー
表示装置に於て、複数の表示素子として７個の表示素子
を設け、これら７個の表示素子夫々に於て、曜日表示部
とその周囲の単位タイマー時間表示部とを設け、７個の
表示素子の内の曜日表示状態にある表示素子が同時に単
位タイマー時間を表示する時には単位タイマー時間表示
部を表示状態にすると共に、曜日表示部を非表示状態に
転換して曜日を、表示状態にある単位タイマー時間表示
部とその非表示状態にある曜日表示部とのコントラスト
にて表示させるように駆動回路を制御する表示制御回路
を設けたものであるから、電子機器のパネル上のスペー
スフアクタを小さくして簡単な構成にて曜日と予めセッ
トしたタイマー時間及びタイマー残り時間を単位タイマ
ー時間毎に明確に表示することが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す系統図、第２図はそ
の具体例を示す回路図、第３図、第４図、第５図及び第
６図はその表示部の表示状態を示す図である。 １はスイッチ、２はセットパルス発生回路、３はリセッ
トパルス発生回路、４は記憶回路、４ｓはセット入力端
子、４ｒはリセット入力端子、４ｐは減算パルス入力端
子、４ｔは出力端子、５はタイムカウンター、６は表示
制御回路、７は駆動回路、８は単位タイマー時間及び曜
日表示部、８ａ乃至８ｇは表示素子、９は被制御部、２
０は曜日信号発生回路、Ｓはセット入力回路、Ｒはリセ
ット入力回路、Ｆは曜日表示部、Ｇは単位タイマー時間
表示部、２５はクロック信号入力端子である。 第１図 第３図 第４図 第５図 第６図 第２図

Claims (1)

【特許請求の範囲】
1. １ パネル上に並置された夫々単位タイマー時間に対応
   する複数の表示素子と、該複数の表示素子を駆動する駆
   動回路と、上記単位タイマー時間毎に所定タイマー時間
   を記憶し、その記憶内容を示す出力の一部が上記駆動回
   路に供給される記憶回路と、該記憶回路に所要タイマー
   時間を記憶させるセツト入力回路と、上記記憶回路の記
   憶内容たる上記所望タイマー時間を上記単位タイマー時
   間毎に減算するタイムカウンタとよりなり、上記複数の
   表示素子の内の表示状態となつている表示素子の個数に
   よつて上記単位タイマー時間毎のタイマー残り時間を表
   示するようにした電子時計のタイマー表示装置に於いて
   、上記複数の表示素子として７個の表示素子を設け、該
   ７個の表示素子夫々に於いて曜日表示部とその周囲の単
   位タイマー時間表示部とを設け、上記７個の表示素子の
   内の曜日表示状態にある表示素子が同時に上記単位タイ
   マー時間を表示する時は上記単位タイマー時間表示部を
   表示状態にすると共に、上記曜日表示部を非表示状態に
   転換して該曜日を該表示状態にある単位タイマー時間表
   示部と該非表示状態にある曜日表示部とのコントラスト
   にて表示させるように上記駆動回路を制御する表示制御
   回路を設けたことを特徴とする電子時計のタイマー表示
   装置。