JPS60633B2 - アラーム電子時計 - Google Patents
アラーム電子時計Info
- Publication number
- JPS60633B2 JPS60633B2 JP50129580A JP12958075A JPS60633B2 JP S60633 B2 JPS60633 B2 JP S60633B2 JP 50129580 A JP50129580 A JP 50129580A JP 12958075 A JP12958075 A JP 12958075A JP S60633 B2 JPS60633 B2 JP S60633B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel
- time
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
本発明は、アラーム電子時計の時間修正における制御回
路に関するものである。
路に関するものである。
又他の一つはマルチアラームの記憶チャンネルを選択し
た時そのチャンネルを明示した表示が点滅の動作を行う
こと更には、記憶されたチャンネルが時刻と一致した時
そのチャンネルが点滅を行う表示動作を行うマルチアラ
ームについて述べたものである。従来のマルチアラーム
電子時計において日付、時分、表示の機能を持つ時計と
時間と分との表示しか必要としない複数チャンネルの記
憶回路のセット時間をセットする時には別の制御手段を
必要としていた。即ち時間修正においては、日、時、分
の制御系信号を出す制御系と設定時間の修正には、時、
分の二種類の制御系が必要であった。本発明はか）る不
合理を克服して時間修正の制御系の回路と記憶回路の制
御系の回路を兼用化したものである。本発明の目的は上
記述べた如く、時間修正用の二種類の制御系を用いるこ
となく一種類の制御系によって兼用化を図り回路の複雑
化を防ぐことを目的としている。本発明のマルチアラー
ムの制御系の構成例の一例を図一１にブロックとして示
す。水晶振動子を用いた発振回路１の信号は分周回路２
に入力され分周信号は秒カウンタ３に入り秒を計数し更
に分力ウンタ４、時カウソ夕５、日カウンタ６に順次入
力されて時間をカウントする。スイッチ回路７，８，９
はそれぞれ時間修正制御回路２２，２３，２４の制御信
号により制御されて時間修正をＩＨｚの早さで行う電子
的スイッチ回路でトランスミッションゲートにより構成
されている。次にチャンネルの選択はチャンネル選択制
御回路２５，２６，２７により選択されると共に各メモ
リーの内容は表示装置に表示される。本発明の構成を示
しその内容を具体的に示すために第１チャンネルの時間
修正を行う場合について説明する。チャンネル選択制御
回路２５によって第１チャンネルの記憶回路１６，１０
が選択される。
た時そのチャンネルを明示した表示が点滅の動作を行う
こと更には、記憶されたチャンネルが時刻と一致した時
そのチャンネルが点滅を行う表示動作を行うマルチアラ
ームについて述べたものである。従来のマルチアラーム
電子時計において日付、時分、表示の機能を持つ時計と
時間と分との表示しか必要としない複数チャンネルの記
憶回路のセット時間をセットする時には別の制御手段を
必要としていた。即ち時間修正においては、日、時、分
の制御系信号を出す制御系と設定時間の修正には、時、
分の二種類の制御系が必要であった。本発明はか）る不
合理を克服して時間修正の制御系の回路と記憶回路の制
御系の回路を兼用化したものである。本発明の目的は上
記述べた如く、時間修正用の二種類の制御系を用いるこ
となく一種類の制御系によって兼用化を図り回路の複雑
化を防ぐことを目的としている。本発明のマルチアラー
ムの制御系の構成例の一例を図一１にブロックとして示
す。水晶振動子を用いた発振回路１の信号は分周回路２
に入力され分周信号は秒カウンタ３に入り秒を計数し更
に分力ウンタ４、時カウソ夕５、日カウンタ６に順次入
力されて時間をカウントする。スイッチ回路７，８，９
はそれぞれ時間修正制御回路２２，２３，２４の制御信
号により制御されて時間修正をＩＨｚの早さで行う電子
的スイッチ回路でトランスミッションゲートにより構成
されている。次にチャンネルの選択はチャンネル選択制
御回路２５，２６，２７により選択されると共に各メモ
リーの内容は表示装置に表示される。本発明の構成を示
しその内容を具体的に示すために第１チャンネルの時間
修正を行う場合について説明する。チャンネル選択制御
回路２５によって第１チャンネルの記憶回路１６，１０
が選択される。
記憶回路１６は分力ウンター、記憶回路１０‘ま時カウ
ンターである。次に時間修正制御回路２２によって時力
ゥンタである記憶回路１６に１世が入力されて時間修正
が行われる。このようにして時の設定が終ると次は、分
の設定は時間修正選択回路２３の制御信号によって記憶
回路１０が選択されて、ＩＨｚ信号が入力され分の設定
が行われる。ＡＮＤ回路１９，２０，２１，１３，１４
，１５は各記憶回路の入力端に設けられたゲートであり
、ＩＨｚ信号の入る記憶回路を選択するためのものであ
る。次に第２図に基づいてこの制御回路の動作について
更に具体的に説明する。時間修正制御回路２２，２３，
２４はＤ型フリツプフロツプによって構成された３進リ
ングカウンタであるが記憶回路の内容が選択された時、
すなわちチャンネル選択制御回路２５，２６，２７のう
ち１つが選択された時はトランスミッションゲートの切
換機能により２進リングカウンターとなって時、分の修
正制御信号となる。一方チャンネル選択制御回路２６，
２６，２７はＤ型フリツプフロツプで構成されている。
時間表示の時チャンネル選択制御回路の出力は全て“０
”の状態であるためＮＯＲ回路３０の出力は“１”の状
態であるため時間修正制御回路２２，２３，２４はこの
ＮＯＲ回路３０の出力により３進リングカウンタとして
トランスミッションゲートを開く。チャンネル選択スイ
ッチＳＷ３を１度押すことにより一ケのパルスがチャン
ネル選択回路２５のクロツク信号と成る。
ンターである。次に時間修正制御回路２２によって時力
ゥンタである記憶回路１６に１世が入力されて時間修正
が行われる。このようにして時の設定が終ると次は、分
の設定は時間修正選択回路２３の制御信号によって記憶
回路１０が選択されて、ＩＨｚ信号が入力され分の設定
が行われる。ＡＮＤ回路１９，２０，２１，１３，１４
，１５は各記憶回路の入力端に設けられたゲートであり
、ＩＨｚ信号の入る記憶回路を選択するためのものであ
る。次に第２図に基づいてこの制御回路の動作について
更に具体的に説明する。時間修正制御回路２２，２３，
２４はＤ型フリツプフロツプによって構成された３進リ
ングカウンタであるが記憶回路の内容が選択された時、
すなわちチャンネル選択制御回路２５，２６，２７のう
ち１つが選択された時はトランスミッションゲートの切
換機能により２進リングカウンターとなって時、分の修
正制御信号となる。一方チャンネル選択制御回路２６，
２６，２７はＤ型フリツプフロツプで構成されている。
時間表示の時チャンネル選択制御回路の出力は全て“０
”の状態であるためＮＯＲ回路３０の出力は“１”の状
態であるため時間修正制御回路２２，２３，２４はこの
ＮＯＲ回路３０の出力により３進リングカウンタとして
トランスミッションゲートを開く。チャンネル選択スイ
ッチＳＷ３を１度押すことにより一ケのパルスがチャン
ネル選択回路２５のクロツク信号と成る。
デー外ま“１”の入力であるためチャンネル選択回路２
５の出力は“１”の状態となり、チャンネル１の内容が
表示され、ＮＯＲ回路３０の出力は、“１”の状態から
“０”の状態に変化しこの信号は時間修正制御回路を２
進リングカゥンタとして動作させる。ＳＷ２はリセット
スイッチであると共にセーフティスイッチでこのスイッ
チが○Ｎしている時は時間表示で、日、時、分を表示し
ていて時間を計数している。次に表示装置として液晶表
示装置を用いて、各チャンネルを呼び出した時どのチャ
ンネルの内容を表示しているかを示す。その例としてチ
ャンネル表示が点滅動作する動作について第１チャンネ
ルの内容を選択した場合について説明する。チャンネル
選択スイッチＳＷ３を動作してチャンネル選択制御回路
２５を選択するとその出力信号は“１”の状態となりＮ
ＡＮＤ回路３１に入力される。他の入力は分周回路２の
出力であるＩＨｚ信号が入力されているためＮＡＮＤ回
路３１の出力はＩＨｚの信号が出るが他のＮＡＮＤ回路
３２，３３の出力は１世が出ない。ＮＡＮＤ回路３１の
出力はＮＯＲ回路３４に入力されているために、他の入
力が“０”の状態の時、反転されて１位の信号が出力さ
れて、チャンネル表示駆動回路４１に入力される。チャ
ンネル表示駆動回路４１，４２，４３は二つのＡＮＤ回
路と一つのインバータし一つのＮＯＲ回路により構成さ
れているために「共通電極４４に加えられている信号に
対して同相、逆相の信号が１秒毎にくり返しＮＯＲ回路
３９の出力に出てチャンネル表示セグメントＳ，に印加
されるため１秒毎に点滅をくり返す。他のチャンネル表
示セグメントＳ２，Ｓ３には共通電極４４と同相の電圧
が印放されるため表示は全く行なわれない。共通電極４
４には分周回路２からの出力３がｚが加えられている。
次に設定したチャンネルが一致した時そのチャンネル表
示が点滅して何チャンネルが一致したかを明示する動作
についていて説明する。
５の出力は“１”の状態となり、チャンネル１の内容が
表示され、ＮＯＲ回路３０の出力は、“１”の状態から
“０”の状態に変化しこの信号は時間修正制御回路を２
進リングカゥンタとして動作させる。ＳＷ２はリセット
スイッチであると共にセーフティスイッチでこのスイッ
チが○Ｎしている時は時間表示で、日、時、分を表示し
ていて時間を計数している。次に表示装置として液晶表
示装置を用いて、各チャンネルを呼び出した時どのチャ
ンネルの内容を表示しているかを示す。その例としてチ
ャンネル表示が点滅動作する動作について第１チャンネ
ルの内容を選択した場合について説明する。チャンネル
選択スイッチＳＷ３を動作してチャンネル選択制御回路
２５を選択するとその出力信号は“１”の状態となりＮ
ＡＮＤ回路３１に入力される。他の入力は分周回路２の
出力であるＩＨｚ信号が入力されているためＮＡＮＤ回
路３１の出力はＩＨｚの信号が出るが他のＮＡＮＤ回路
３２，３３の出力は１世が出ない。ＮＡＮＤ回路３１の
出力はＮＯＲ回路３４に入力されているために、他の入
力が“０”の状態の時、反転されて１位の信号が出力さ
れて、チャンネル表示駆動回路４１に入力される。チャ
ンネル表示駆動回路４１，４２，４３は二つのＡＮＤ回
路と一つのインバータし一つのＮＯＲ回路により構成さ
れているために「共通電極４４に加えられている信号に
対して同相、逆相の信号が１秒毎にくり返しＮＯＲ回路
３９の出力に出てチャンネル表示セグメントＳ，に印加
されるため１秒毎に点滅をくり返す。他のチャンネル表
示セグメントＳ２，Ｓ３には共通電極４４と同相の電圧
が印放されるため表示は全く行なわれない。共通電極４
４には分周回路２からの出力３がｚが加えられている。
次に設定したチャンネルが一致した時そのチャンネル表
示が点滅して何チャンネルが一致したかを明示する動作
についていて説明する。
この機構は各チャンネル毎にメモリされているかいない
かの有無を記憶するためのセットリセッー・フリップフ
ロップ回路８０，８１，８２とＮＯＲ回路６１，６３，
６７、ＯＲ回路６４，６８，６９、３入力のＡＮＤ回路
６２，６５，６６により構成されている。
かの有無を記憶するためのセットリセッー・フリップフ
ロップ回路８０，８１，８２とＮＯＲ回路６１，６３，
６７、ＯＲ回路６４，６８，６９、３入力のＡＮＤ回路
６２，６５，６６により構成されている。
こ）では説明の簡略化を図るためにチャンネル１の場合
についてのみ説明する。他のチャンネルにおいても同様
の動作を行うものである。まずセーフティスイッチＳＷ
２がＯＮされているとき、日、時、分表示であるため記
憶回路はいずれも選択されていないそれ故にＮＡＮＤ回
路７０の出力は“０”の状態である。
についてのみ説明する。他のチャンネルにおいても同様
の動作を行うものである。まずセーフティスイッチＳＷ
２がＯＮされているとき、日、時、分表示であるため記
憶回路はいずれも選択されていないそれ故にＮＡＮＤ回
路７０の出力は“０”の状態である。
そして第１チャンネルの内容がない場合すなわちＲ−Ｓ
フリップフロップ回路８０がリセットの状態である時Ｎ
ＯＲ回路５５の出力は“１”の状態でありＮＯＲ回路６
１は“０”の出力がでて、ＯＲ回路６４の入力となる、
他の入力はＡＮＤ６２の出力であり、ＡＮＤ回路６２の
入力は分周回路２のｌｆｌｚ信号とＲ−Ｓフリツプフロ
ップを構成したＮＯＲ回路５２の出力である。一致しな
い時この世力は“０”の状態であるためＡＮＤ回路６２
の出力は“１”の状態であり、ＯＲ回路６４の出力は“
０”の状態であるためチャンネル表示は行なわれない。
次に１チャンネルに何らかの記憶を行った場合について
説明すると第１チャンネルの設定のクロックパルスはＲ
一Ｓフリツプフロツプ８０のセット入力Ｓ，にも入力さ
れるので記憶されるとＮＯＲ５５の出力は“０”の状態
になるためＯＲ回路６４の出力は“１”の状態となり第
１チャンネルのチャンネル表示は常時点灯となる。こ）
で設定時間が時間と一致した時一致回路５０から一致信
号がＮＯＲ回路５１に入力されＮＯＲ回路５２の出力は
“１”の状態となる。また一致するとそのチャンネル記
憶回路の内容をクリア状態とするために第１チャンネル
の記憶回路をリセットしまたそのリセット信号はＮＯＲ
回路５６にも入力されるためＮＯＲ回路５５の出力は“
１”の状態となる。そのためＮＯＲ回路６１の出力は“
０”の状態となって、ＯＲ回路６４の入力となる。ＮＯ
Ｒ回路５６のリセツト入力は、ＡＮＤ回路６２の入力と
なっているため、ＡＮＤ回路６２の出力はＮＯＲ回路５
２の出力が“１”の状態である時において１世の信号を
発生するのでＯＲ回路６４に１位の信号が出力の第１チ
ャンネル表示を点滅表示する。この点滅の時間長は秒カ
ウンタからの信号をラツチ回路を用いて短いパルスに成
形して一定周期でＮＯＲ回路５２に入力することにより
その周期の間だけ点滅をくり返し、そしてリセットされ
た時に始めてブザー７０は鳴りおわると共にチャンネル
表示も消える構成である。ブザー７０の駆動周波数はＮ
ＡＮＤ５３に対して分周回路の比較的高い周波数と１冊
Ｚ程度の低い周波数を印加して駆動している。以上前記
述べた如く本発明は、時間計数回路部の時間修正の制御
系と設定時間の時、分の選択設定のための制御系を共用
することにより回路の合理化をはかると共に携帯者に対
するスイッチ操作の統一化を行い操作のやりやすさが得
られる。
フリップフロップ回路８０がリセットの状態である時Ｎ
ＯＲ回路５５の出力は“１”の状態でありＮＯＲ回路６
１は“０”の出力がでて、ＯＲ回路６４の入力となる、
他の入力はＡＮＤ６２の出力であり、ＡＮＤ回路６２の
入力は分周回路２のｌｆｌｚ信号とＲ−Ｓフリツプフロ
ップを構成したＮＯＲ回路５２の出力である。一致しな
い時この世力は“０”の状態であるためＡＮＤ回路６２
の出力は“１”の状態であり、ＯＲ回路６４の出力は“
０”の状態であるためチャンネル表示は行なわれない。
次に１チャンネルに何らかの記憶を行った場合について
説明すると第１チャンネルの設定のクロックパルスはＲ
一Ｓフリツプフロツプ８０のセット入力Ｓ，にも入力さ
れるので記憶されるとＮＯＲ５５の出力は“０”の状態
になるためＯＲ回路６４の出力は“１”の状態となり第
１チャンネルのチャンネル表示は常時点灯となる。こ）
で設定時間が時間と一致した時一致回路５０から一致信
号がＮＯＲ回路５１に入力されＮＯＲ回路５２の出力は
“１”の状態となる。また一致するとそのチャンネル記
憶回路の内容をクリア状態とするために第１チャンネル
の記憶回路をリセットしまたそのリセット信号はＮＯＲ
回路５６にも入力されるためＮＯＲ回路５５の出力は“
１”の状態となる。そのためＮＯＲ回路６１の出力は“
０”の状態となって、ＯＲ回路６４の入力となる。ＮＯ
Ｒ回路５６のリセツト入力は、ＡＮＤ回路６２の入力と
なっているため、ＡＮＤ回路６２の出力はＮＯＲ回路５
２の出力が“１”の状態である時において１世の信号を
発生するのでＯＲ回路６４に１位の信号が出力の第１チ
ャンネル表示を点滅表示する。この点滅の時間長は秒カ
ウンタからの信号をラツチ回路を用いて短いパルスに成
形して一定周期でＮＯＲ回路５２に入力することにより
その周期の間だけ点滅をくり返し、そしてリセットされ
た時に始めてブザー７０は鳴りおわると共にチャンネル
表示も消える構成である。ブザー７０の駆動周波数はＮ
ＡＮＤ５３に対して分周回路の比較的高い周波数と１冊
Ｚ程度の低い周波数を印加して駆動している。以上前記
述べた如く本発明は、時間計数回路部の時間修正の制御
系と設定時間の時、分の選択設定のための制御系を共用
することにより回路の合理化をはかると共に携帯者に対
するスイッチ操作の統一化を行い操作のやりやすさが得
られる。
更に特定のチャンネルを選択した時そのチャンネル表示
は常に点滅を行い携帯者は「常時、点灯より強い刺激が
得られ、ディジタルアラーム電子時計のメリットが得ら
れる。次に設定時間に一致した時、該当するチャンネル
表示は点滅をくり返しブザーが鳴り終った時にチャンネ
ル表示が消灯すればノーマルの状態、即ち時、分を表示
していてアラームを発した時そのチャンネル表示を点滅
させることによりどのチャンネルの設定時間が一致して
いるかを明確に知らせることができ何の理由で設定した
かの記憶を呼び出しやすく携帯者にとっても非常に便利
なものとなる。
は常に点滅を行い携帯者は「常時、点灯より強い刺激が
得られ、ディジタルアラーム電子時計のメリットが得ら
れる。次に設定時間に一致した時、該当するチャンネル
表示は点滅をくり返しブザーが鳴り終った時にチャンネ
ル表示が消灯すればノーマルの状態、即ち時、分を表示
していてアラームを発した時そのチャンネル表示を点滅
させることによりどのチャンネルの設定時間が一致して
いるかを明確に知らせることができ何の理由で設定した
かの記憶を呼び出しやすく携帯者にとっても非常に便利
なものとなる。
第１図は本発明によるアラーム電子時計のブロック図。
第２図は本発明の具体的回路図を示すものである。１…
…発振回路、２……分周回路、３，４，５，６……カウ
ンタ、７，８，９……スイッチ回路、１０，１６・・・
・・・記憶回路、２２，２３，２４・・・・・・時間修
正制御回路、２５，２６，２７・・・・・０チャンネル
選択制御回路、１００・・・・・・ブザー、１０１・・
・・・・液晶表示装置。 第１図 図 Ｎ 船
…発振回路、２……分周回路、３，４，５，６……カウ
ンタ、７，８，９……スイッチ回路、１０，１６・・・
・・・記憶回路、２２，２３，２４・・・・・・時間修
正制御回路、２５，２６，２７・・・・・０チャンネル
選択制御回路、１００・・・・・・ブザー、１０１・・
・・・・液晶表示装置。 第１図 図 Ｎ 船
Claims (1)
- １ 時刻を計数するための時間カウンター部と複数個の
時間セツトを行うための時間設定メモリー回路部を有し
、設定時間になると、警告を発するアラーム電子時計に
おいて、前記時間設定メモリー回路部の状態を表示する
チヤンネル表示部と前記チヤンネル表示部を制御するチ
ヤンネル表示制御手段とを設け、操作部材によって前記
時間設定メモリー回路部の内容を選択表示するとき、前
記チヤンネル表示制御手段は前記チヤンネル表示部に識
別信号を供給することを特徴とするアラーム電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50129580A JPS60633B2 (ja) | 1975-10-28 | 1975-10-28 | アラーム電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50129580A JPS60633B2 (ja) | 1975-10-28 | 1975-10-28 | アラーム電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5253464A JPS5253464A (en) | 1977-04-30 |
| JPS60633B2 true JPS60633B2 (ja) | 1985-01-09 |
Family
ID=15012965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50129580A Expired JPS60633B2 (ja) | 1975-10-28 | 1975-10-28 | アラーム電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60633B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55113989A (en) * | 1979-02-24 | 1980-09-02 | Fujitsu General Ltd | Timer device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5219975B2 (ja) * | 1972-04-21 | 1977-05-31 | ||
| JPS5616396B2 (ja) * | 1973-02-19 | 1981-04-16 | ||
| JPS502979A (ja) * | 1973-05-09 | 1975-01-13 |
-
1975
- 1975-10-28 JP JP50129580A patent/JPS60633B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5253464A (en) | 1977-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3928959A (en) | Electronic timepiece | |
| US4266288A (en) | Electronic timepiece | |
| JPS607235B2 (ja) | アラーム電子時計 | |
| US4074516A (en) | Alarm electronic timepiece | |
| US4034551A (en) | Safety feature for function control circuit | |
| US4188776A (en) | Electronic watch | |
| US3953963A (en) | Electronic digital display timepiece correction device | |
| JPS60633B2 (ja) | アラーム電子時計 | |
| JPS6153672B2 (ja) | ||
| JPS6018958B2 (ja) | アラーム付電子時計 | |
| US4172360A (en) | Digital alarm timepiece | |
| US4182108A (en) | Electronic timepiece correction circuit | |
| US4175377A (en) | Timepiece with display device for warning battery life | |
| KR820000506Y1 (ko) | 얼라암 전자시계 | |
| US4258431A (en) | Electronic timepiece having an analog display device and a digital display device | |
| JPS6030914B2 (ja) | 電子時計 | |
| US4064687A (en) | Digital display type timepiece | |
| USRE29720E (en) | Time correcting apparatus for an electronic timepiece | |
| JPS6233554B2 (ja) | ||
| JPS6045388B2 (ja) | 報知機能付電子機器 | |
| US3998046A (en) | Electronic timepiece | |
| JPS5928277B2 (ja) | デジタル式電子時計 | |
| JPH0313755Y2 (ja) | ||
| JPS625677Y2 (ja) | ||
| JPS6335949B2 (ja) |