JPH04223020A - ディップスイッチ - Google Patents
ディップスイッチInfo
- Publication number
- JPH04223020A JPH04223020A JP40638890A JP40638890A JPH04223020A JP H04223020 A JPH04223020 A JP H04223020A JP 40638890 A JP40638890 A JP 40638890A JP 40638890 A JP40638890 A JP 40638890A JP H04223020 A JPH04223020 A JP H04223020A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dip switch
- output
- parallel
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はディップスイッチに関し
、特に複数個のスイッチに並列に入力されるデータの状
態を直列データに変換する変換回路を含むディップスイ
ッチに関する。
、特に複数個のスイッチに並列に入力されるデータの状
態を直列データに変換する変換回路を含むディップスイ
ッチに関する。
【０００２】
【従来の技術】従来のディップスイッチは図３に示すよ
うに、複数個のデータ信号の入力端子１０、複数個のデ
ータ信号に対応してデータ信号をオン・オフするスイッ
チ９、スイッチ９の各出力信号用の複数の出力端子７か
ら構成されている。したがってディップスイッチ本体６
は複数個のスイッチ９の状態がそれぞれのスイッチに対
応した複数個の出力端子７から出力されるので、複数個
の出力端子７を必要とし、かつ、直列に変換する回路を
外部に別に設けていた。
うに、複数個のデータ信号の入力端子１０、複数個のデ
ータ信号に対応してデータ信号をオン・オフするスイッ
チ９、スイッチ９の各出力信号用の複数の出力端子７か
ら構成されている。したがってディップスイッチ本体６
は複数個のスイッチ９の状態がそれぞれのスイッチに対
応した複数個の出力端子７から出力されるので、複数個
の出力端子７を必要とし、かつ、直列に変換する回路を
外部に別に設けていた。
【０００３】
【発明が解決しようとする課題】以上説明したように従
来のディップスイッチは、各スイッチに対応して複数個
の出力端子を必要とするという欠点がある。
来のディップスイッチは、各スイッチに対応して複数個
の出力端子を必要とするという欠点がある。
【０００４】
【課題を解決するための手段】本発明のディップスイッ
チは外部から並列にデータを入力する複数個のスイッチ
と、前記複数個のスイッチの出力データ信号を並列に入
力して外部から供給されるクロックおよびラッチ信号に
より直列データに変換するシフトレジスタとを有する。
チは外部から並列にデータを入力する複数個のスイッチ
と、前記複数個のスイッチの出力データ信号を並列に入
力して外部から供給されるクロックおよびラッチ信号に
より直列データに変換するシフトレジスタとを有する。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例の構成図である。図１におけ
るディップスイッチ本体１（本発明では８回路のディッ
プスイッチを使用）は、入力端子８と、状態を設定する
複数個のスイッチ９と、スイッチ９の出力信号をクロッ
ク端子５から入力される外部クロック５Ａによって直列
データとして送出するシフトレジスタである変換回路と
１個の出力端子３にて構成されている。このスイッチ９
は、同一ケース内に納められている８つのスイッチによ
って設定された並列データ９Ａをシフトレジスタ２のデ
ータとして読み込み、外部クロック５Ａをシフトレジス
タ２に加えることにより、スイッチ９によって設定され
た並列データ９Ａを直列データ３Ａとして外部に出力す
ることができる。
。図１は本発明の一実施例の構成図である。図１におけ
るディップスイッチ本体１（本発明では８回路のディッ
プスイッチを使用）は、入力端子８と、状態を設定する
複数個のスイッチ９と、スイッチ９の出力信号をクロッ
ク端子５から入力される外部クロック５Ａによって直列
データとして送出するシフトレジスタである変換回路と
１個の出力端子３にて構成されている。このスイッチ９
は、同一ケース内に納められている８つのスイッチによ
って設定された並列データ９Ａをシフトレジスタ２のデ
ータとして読み込み、外部クロック５Ａをシフトレジス
タ２に加えることにより、スイッチ９によって設定され
た並列データ９Ａを直列データ３Ａとして外部に出力す
ることができる。
【０００６】このシフトレジスタ２の動作を図２のタイ
ミング図を参照して説明する。一例として、スイッチ９
によって設定された並列データ９Ａが上から１０１０１
０１０とすると、ラッチ信号４Ａによりシフトレジスタ
２に保持され、そして保持された並列データ９Ａを、外
部クロック５Ａを加えることで、直列データ３Ａとして
０１０１０１０１の順に外部に出力することができる。
ミング図を参照して説明する。一例として、スイッチ９
によって設定された並列データ９Ａが上から１０１０１
０１０とすると、ラッチ信号４Ａによりシフトレジスタ
２に保持され、そして保持された並列データ９Ａを、外
部クロック５Ａを加えることで、直列データ３Ａとして
０１０１０１０１の順に外部に出力することができる。
【０００７】
【発明の効果】以上説明したように本発明は、ディップ
スイッチ本体に並列データから直列データへの変換回路
を内蔵させているので、複数個のスイッチによって設定
された並列のデータを、直列データとして信号線一本の
みで出力できる。したがって従来の複数個による出力端
子を必要とせず回路構成がコンパクトとなる効果がある
。
スイッチ本体に並列データから直列データへの変換回路
を内蔵させているので、複数個のスイッチによって設定
された並列のデータを、直列データとして信号線一本の
みで出力できる。したがって従来の複数個による出力端
子を必要とせず回路構成がコンパクトとなる効果がある
。
【図１】本発明の一実施例を示すディップスイッチの構
成図である。
成図である。
【図２】本実施例を説明するタイミング図である。
【図３】従来のディップスイッチの構成図である。
１ ディップスイッチ本体
２ シフトレジスタ
３ 出力端子
３Ａ 直列データ
４ 制御端子
４Ａ ラッチ信号
５ クロック端子
５Ａ 外部クロック
８ 入力端子
９ スイッチ
Claims (1)
- 【請求項１】 外部から並列にデータを入力する複数
個のスイッチと、前記複数個のスイッチの出力データ信
号を並列に入力して外部から供給されるクロックおよび
ラッチ信号により直列データに変換するシフトレジスタ
とを有することを特徴とするディップスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40638890A JPH04223020A (ja) | 1990-12-26 | 1990-12-26 | ディップスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40638890A JPH04223020A (ja) | 1990-12-26 | 1990-12-26 | ディップスイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04223020A true JPH04223020A (ja) | 1992-08-12 |
Family
ID=18516001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40638890A Pending JPH04223020A (ja) | 1990-12-26 | 1990-12-26 | ディップスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04223020A (ja) |
-
1990
- 1990-12-26 JP JP40638890A patent/JPH04223020A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6482161A (en) | Digital cross bar switch | |
| US4852130A (en) | Successive approximation register | |
| JPH04357716A (ja) | マルチチャンネルｄａコンバータ | |
| US4609906A (en) | Digital-to-analog/analog-to-digital dual mode circuit | |
| JPH04223020A (ja) | ディップスイッチ | |
| US5329484A (en) | Semiconductor memory circuit, semiconductor memory module using the same, and acoustic signal reproducing system | |
| JP2557866Y2 (ja) | 信号切換回路 | |
| JPH0124661Y2 (ja) | ||
| SU1603367A1 (ru) | Элемент сортировочной сети | |
| SU1174917A1 (ru) | Устройство дл ввода информации | |
| JPH03110617A (ja) | キーボード・インターフェース | |
| JPH0119655B2 (ja) | ||
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JPS61126821A (ja) | ロジツクｌｓｉ回路 | |
| JPH0416024A (ja) | 半導体装置 | |
| JPH0494211A (ja) | チャタリング除去回路 | |
| JPH05315971A (ja) | シリアル−パラレル変換回路 | |
| JPH0573700A (ja) | 半導体集積回路 | |
| JPH05160734A (ja) | 半導体集積回路 | |
| JPH04207230A (ja) | 半導体集積回路 | |
| JPS6148220A (ja) | 遅延回路 | |
| JPS5940328B2 (ja) | スイツチ素子動作識別回路 | |
| JPS62201538U (ja) | ||
| JPH02170682A (ja) | 映像信号切替装置 | |
| JPH01112182A (ja) | モード設定回路 |