JPS5940328B2 - スイツチ素子動作識別回路 - Google Patents
スイツチ素子動作識別回路Info
- Publication number
- JPS5940328B2 JPS5940328B2 JP52039296A JP3929677A JPS5940328B2 JP S5940328 B2 JPS5940328 B2 JP S5940328B2 JP 52039296 A JP52039296 A JP 52039296A JP 3929677 A JP3929677 A JP 3929677A JP S5940328 B2 JPS5940328 B2 JP S5940328B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switch element
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明はキーボード等に使用されるキースイッチのスイ
ッチ素子動作識別回路に関する。
ッチ素子動作識別回路に関する。
従来この種のスイッチ素子動作識別回路は単にスイッチ
ングを行う素子の出力をそのまま出力するか、スイッチ
ングを行う素子の出力を成形して論理レベルに変換する
機能しかもっていなかったために、複数のスイッチ素子
を信号線を共用して使用した場合、同時に複数のスイッ
チ素子が動作するとこれらの判別ができない欠点があっ
た。
ングを行う素子の出力をそのまま出力するか、スイッチ
ングを行う素子の出力を成形して論理レベルに変換する
機能しかもっていなかったために、複数のスイッチ素子
を信号線を共用して使用した場合、同時に複数のスイッ
チ素子が動作するとこれらの判別ができない欠点があっ
た。
本発明の目的はスイッチ素子の出力を外部より制御する
ことにより複数のスイッチ素子の中から特定のスイッチ
素子を選択し、そのスイッチ素子の動作を識別できるよ
うにしたスイッチング素子と選択回路を対にしたスイッ
チ素子動作識別回路を提供することである。
ことにより複数のスイッチ素子の中から特定のスイッチ
素子を選択し、そのスイッチ素子の動作を識別できるよ
うにしたスイッチング素子と選択回路を対にしたスイッ
チ素子動作識別回路を提供することである。
かかる目的を達成するため本発明によるスイッチ素子動
作識別回路は、スイッチ素子の動作状態信号を出力する
出力線を論理積回路の一つの入力に、該論理積回路の出
力線を時定数回路を介してオーブンコレクタトランジス
タのベース電極に各各接続し、且つ該トランジスタのコ
レクタ電極を前記論理積回路の他の入力に接続し、前記
トランジスタのコレクタ電極に接続された出力線に外部
から定常レベルの制御信号を与えて前記論理積回路の前
記他の入力への信号とし、前記トランジスタの前記出力
線に定常レベル信号および前記時定数回路によって定め
られた発振周期の繰返しパルス信号のいずれが生じるか
により前記スイッチ素子の動作状態を識別することを特
徴とする。
作識別回路は、スイッチ素子の動作状態信号を出力する
出力線を論理積回路の一つの入力に、該論理積回路の出
力線を時定数回路を介してオーブンコレクタトランジス
タのベース電極に各各接続し、且つ該トランジスタのコ
レクタ電極を前記論理積回路の他の入力に接続し、前記
トランジスタのコレクタ電極に接続された出力線に外部
から定常レベルの制御信号を与えて前記論理積回路の前
記他の入力への信号とし、前記トランジスタの前記出力
線に定常レベル信号および前記時定数回路によって定め
られた発振周期の繰返しパルス信号のいずれが生じるか
により前記スイッチ素子の動作状態を識別することを特
徴とする。
以下図面を参照して本発明の詳細な説明する。
第１図は出力論理素子の出力が一つの場合の実施例であ
り、その出力をそのまま出力論理素子入力とした最も簡
単なものである。
り、その出力をそのまま出力論理素子入力とした最も簡
単なものである。
第２図は出力論理素子の出力を２本もち、両方を制御線
とした実施例である。
とした実施例である。
第１図に示すこの発明の第１の実施例においては、スイ
ッチ素子１の出力信号（スイッチ素子１がオンの場合は
ロウレベルＩＩ Ｌ Ｉ＋倍信号同素子１がオフの場合
はバイレベルＩｔ ＨＩ＋倍信号が出力論理素子２の一
力の入力となり、出力線３への出力論理素子２の出力信
号が同時に制御信号として出力論理素子２の他力の人力
となるように構成されている。
ッチ素子１の出力信号（スイッチ素子１がオンの場合は
ロウレベルＩＩ Ｌ Ｉ＋倍信号同素子１がオフの場合
はバイレベルＩｔ ＨＩ＋倍信号が出力論理素子２の一
力の入力となり、出力線３への出力論理素子２の出力信
号が同時に制御信号として出力論理素子２の他力の人力
となるように構成されている。
従って、出力線３を端子４を介して接続される外部回路
（図示省略）によって“Ｌ″信号保つと、トランジスタ
２Ｃがカットオフし続はスイッチ素子１のオン、オフ動
作と無関係にオフ状態を保持する。
（図示省略）によって“Ｌ″信号保つと、トランジスタ
２Ｃがカットオフし続はスイッチ素子１のオン、オフ動
作と無関係にオフ状態を保持する。
詳述すると、外部回路から端子４を介して出力線３に選
択制御信号として°ＩＬ“′信号を与えている時は、こ
のＩＩ Ｌ Ｉ＋倍信号線２ｄを通って論理積回路２ｅ
の他力の入力信号となり、この回路２ｅの出力はスイッ
チ素子１の動作状態に拘らずＩｔ Ｌ Ｉ＋倍信号出力
しトランジスタ２ｃがカットオフ状態を保つことになる
。
択制御信号として°ＩＬ“′信号を与えている時は、こ
のＩＩ Ｌ Ｉ＋倍信号線２ｄを通って論理積回路２ｅ
の他力の入力信号となり、この回路２ｅの出力はスイッ
チ素子１の動作状態に拘らずＩｔ Ｌ Ｉ＋倍信号出力
しトランジスタ２ｃがカットオフ状態を保つことになる
。
−力、外部回路から端子４を介して出力線３に選択制御
信号としてＩＩ ＨＩＩ倍信号与えられた時、スイッチ
素子１がオン状態であればトランジスタ２ｃはＩＩ Ｌ
Ｉ＋倍信号出力する論理積回路２ｅによりカットオフ
し外部回路から与えられたＩｆ ＨＩ＋倍信号変化させ
なＧ）。
信号としてＩＩ ＨＩＩ倍信号与えられた時、スイッチ
素子１がオン状態であればトランジスタ２ｃはＩＩ Ｌ
Ｉ＋倍信号出力する論理積回路２ｅによりカットオフ
し外部回路から与えられたＩｆ ＨＩ＋倍信号変化させ
なＧ）。
ここで、スイッチ素子１がオフ状態であるならば、出力
論理素子２内の抵抗２ａとコンデンサ２ｂとから成る時
定数回路により定まる周波数により、トランジスタ２ｃ
は発振状態となって繰返しパルス信号が出力される。
論理素子２内の抵抗２ａとコンデンサ２ｂとから成る時
定数回路により定まる周波数により、トランジスタ２ｃ
は発振状態となって繰返しパルス信号が出力される。
したがって、出力線３を選択制御信号供給線として共用
し外部回路から端子４を介して選択制御することにより
、スイッチ素子１の動作状態を識別することができる。
し外部回路から端子４を介して選択制御することにより
、スイッチ素子１の動作状態を識別することができる。
第２図に示すこの発明の第２の実施例においては、２本
の出力線３ａ、３ｂはスイッチ素子出力と共に論理積を
とっているため、上述した第１の実施例と同様に外部回
路から端子４ａ 、４ｂを介して出力線３ａ、３ｂの双
方が選択されつまり、選択制御信号として”Ｈ“１信号
が与えられ、スイッチ素子１がオフのときにのみ出力論
理素子２のトランジスタが発振状態々なり、出力線３ａ
。
の出力線３ａ、３ｂはスイッチ素子出力と共に論理積を
とっているため、上述した第１の実施例と同様に外部回
路から端子４ａ 、４ｂを介して出力線３ａ、３ｂの双
方が選択されつまり、選択制御信号として”Ｈ“１信号
が与えられ、スイッチ素子１がオフのときにのみ出力論
理素子２のトランジスタが発振状態々なり、出力線３ａ
。
３ｂに連続パルス信号が出力される。
従って出力線を共通にした複数のスイッチ素子を使用し
た場合でも、該尚する出力線だけを選択してやれば選択
されたスイッチ素子の動作状態が識別でき、他の選択さ
れていないスイッチ素子はそのオン・オフ状態に拘りな
く外部からの選択制御に影響を及ぼさない。
た場合でも、該尚する出力線だけを選択してやれば選択
されたスイッチ素子の動作状態が識別でき、他の選択さ
れていないスイッチ素子はそのオン・オフ状態に拘りな
く外部からの選択制御に影響を及ぼさない。
上述した各実施例においては、外部回路から選択制御信
号としてＩＩ ＨＩＩ倍信号与えＩＩＨＩ＋信号が返送
された場合をスイッチ素子１のオン状態として識別する
ことになるが、これら選択制御信号および出力信号の形
態は所望により定めればよい。
号としてＩＩ ＨＩＩ倍信号与えＩＩＨＩ＋信号が返送
された場合をスイッチ素子１のオン状態として識別する
ことになるが、これら選択制御信号および出力信号の形
態は所望により定めればよい。
以上説明した如く本発明はスイッチ素子の出力を外部よ
り制菌しているため複数のスイッチ素子の中から特定の
スイッチ素子を選択してその動作を識別できると言う顕
著な効束を奏する。
り制菌しているため複数のスイッチ素子の中から特定の
スイッチ素子を選択してその動作を識別できると言う顕
著な効束を奏する。
しかも出力線と外部制御線とを共用しているため、制御
側とスイッチ素子群との間の配線数を少なくすることが
できる。
側とスイッチ素子群との間の配線数を少なくすることが
できる。
第１図及び第２図は本発明の実施例を示す回路図である
。 １・・・・・・スイッチ素子、２・・・・・・出力論理
素子、２ａ・・・・・・抵抗、２ｂ・・・・・・コンデ
ンサ、２ｃ・・・・・・トランジスタ、３・・・・・・
出力兼選択制御線。
。 １・・・・・・スイッチ素子、２・・・・・・出力論理
素子、２ａ・・・・・・抵抗、２ｂ・・・・・・コンデ
ンサ、２ｃ・・・・・・トランジスタ、３・・・・・・
出力兼選択制御線。
Claims (1)
- １ スイッチ素子の動作状態信号を出力する出力線を論
理積回路の一つの入力に、該論理積回路の出力線を時定
数回路を介してオーブンコレクタトランジスタのベース
電極に各々接続し、且つ該トランジスタのコレクタ電極
を前記論理積回路の他の入力に接続し、前記トランジス
タのコレクタ電極に接続された出力線に外部から定常レ
ベルの制御信号を与えて前記論理積回路の前記他の入力
への信号とし、前記トランジスタの前記出力線に定常レ
ベル信号および前記時定数回路によって定められた発振
周期の繰返しパルス信号のいずれが生じるかにより前記
スイッチ素子の動作状態を識別することを特徴とするス
イッチ素子動作識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52039296A JPS5940328B2 (ja) | 1977-04-05 | 1977-04-05 | スイツチ素子動作識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52039296A JPS5940328B2 (ja) | 1977-04-05 | 1977-04-05 | スイツチ素子動作識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53124032A JPS53124032A (en) | 1978-10-30 |
| JPS5940328B2 true JPS5940328B2 (ja) | 1984-09-29 |
Family
ID=12549170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52039296A Expired JPS5940328B2 (ja) | 1977-04-05 | 1977-04-05 | スイツチ素子動作識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940328B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029779A (ja) * | 1973-04-27 | 1975-03-25 |
-
1977
- 1977-04-05 JP JP52039296A patent/JPS5940328B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029779A (ja) * | 1973-04-27 | 1975-03-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53124032A (en) | 1978-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006732A (en) | Semiconductor circuit having buffer function | |
| KR890005992A (ko) | 상보신호 출력회로 | |
| US4355246A (en) | Transistor-transistor logic circuit | |
| JPS5940328B2 (ja) | スイツチ素子動作識別回路 | |
| JPS5853817Y2 (ja) | リモ−トコントロ−ル回路 | |
| JPS5914832B2 (ja) | 電圧センス回路 | |
| JPH038126B2 (ja) | ||
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| JP2743662B2 (ja) | マトリクススイッチヤ | |
| JPH0527892A (ja) | データ設定装置 | |
| JP2534845B2 (ja) | コ−ド入力装置 | |
| JP2751387B2 (ja) | Ｅｃｌ回路の入力回路 | |
| SU1603367A1 (ru) | Элемент сортировочной сети | |
| JPH01160212A (ja) | 半導体集積回路 | |
| JPS6342747Y2 (ja) | ||
| JPH04223020A (ja) | ディップスイッチ | |
| JP2640006B2 (ja) | タイマー回路 | |
| JPS61214098A (ja) | デ−タ設定装置 | |
| JPS61154153A (ja) | 集積回路装置 | |
| JPH0119655B2 (ja) | ||
| JPH03154516A (ja) | プログラマブル論理回路 | |
| JPH08194509A (ja) | 接点信号入出力回路装置 | |
| JPS59147514A (ja) | 利得可変増幅回路 | |
| JPH0571960B2 (ja) | ||
| JPH02170682A (ja) | 映像信号切替装置 |