JPS61214098A - デ−タ設定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デジタル制御装置の半固定的なデータを設定
するときに利用されるデータ設定装置に２ヘー／ 関するものである。

従来の技術 従来のデータ設定装置を用いたデジタル制板装置は第６
図に示すように構成されており、す々わちＣＰＵ１を中
心とし、固定メモリ（ＲＯＭ）２、可変メモリ（ＲＡＭ
）３、アナログ入力インターフェイス４、インターフェ
イス５、およびデータ設定装置６を周辺に配し、母線７
によりこれらは接続されている。前記ＣＰＵ１は、固定
メモリ（ＲＯＭ）２に納められた命令を実行し、インタ
ーフェイス５を介し、スティタス接点からのデジタルデ
ータ入力５３ならびに各制御部に対するデジタルデータ
出力５１、アナログデータ出力５２の送出を行なってい
る。

センサーからのアナログデータ入力４１・・・・・・ｎ
へのデータ送信方式は、パルス周期出力方式をとってお
り、アナログ入力インターフェイス４は、パルス周期を
アナログデータ入力４１・・・・・・ｎとして受けとり
、複数個のアナログデータ入力４１゜４２．４３・・・
・・・ｎを、デジタルデータに変換したデータとしてＣ
ＰＵ１に読み込むことができる。

そして半固定的なデータの設定は、Ｄｉｐミルスイッチ
６り、デジタル的にデータ設定を行ない、Ｐ　Ｐ　Ｉ　
（Ｐｒｏｇｒａｍａｂｌｅ　Ｐｅｒｉｆｅｒａｌ　Ｉｎ
ｔｅｒｆａｃｅ）６２を介して、ＣＰＵ１より読み出し
を行う回路が用いられていた。

発明が解決しようとする問題点 この」：うな従来の回路では、デジタル的に、データ設
定を行なうために、多入力のデータを広い範囲でデータ
設定する必要がある場合Ｄｉｐミルスイッチを多数使用
しなければ実現でき々いという゛、回路実装上での欠点
を有していた。

本発明はかかる点に鑑みてなされたもので、簡易な構成
で、回路実装上のスペースをとること々く、複数個の連
続的で広い範囲のデータ設定を行うことのできるデータ
設定装置を提供することを目的としている。

問題点を解決するだめの手段 本発明は上記問題点を解決するため、デマルチプレクサ
、複数個のデータ設定回路、電流電圧変換回路、および
ＡＤコンバータとを有し、前記デマルチプレクサの入力
端子および前記ＡＤコンバータの入力、出力端子は、そ
れぞれＣＰＵの母線に接続し、前記デマルチプレクサの
各出力端子は前記複数個のデータ設定回路のイネーブル
端子にそれぞれ接続し、前記複数個のデータ設定回路の
それぞれの電流出力端子を共通に接続して前記電流電圧
変換回路に入力し、前記電流電圧変換回路はＡＤコンバ
ータの入力端子に接続し、ＡＤコンバータの出力端子よ
り、母線を介してデータをＣＰＵに読み出すものとした
ものである。

作　　用 この構成により、複数個のデータ設定回路のイネーブル
端子を、デマルチプレクサによって選択することにより
、複数個のデータの設定が可能である。

データ設定回路には抵抗電流変換回路が内蔵されており
、設定データに対応する抵抗値を決定することにより任
意のデータを設定することとなる。

実施例 ５、、−、。

第１図は本発明のデータ設定装置の一実施例を示すブロ
ック図である。第１図において、１はＣＰＵ、９はＡＤ
コンバータ、７は母線、８は本発明のデータ設定装置、
８２は第１のデータ設定回路であって、イネーブル端子
８２１、電流出力端子８２２を有する。

８１はデマルチプレクサであり、その入力信号は母線７
から得、出力端子８１１は前記データ設定回路８２のイ
ネーブル端子８２１に接続される。

８２０１はトランジスタ、８２０２および８２ｏ３はベ
ース分圧抵抗、８２０４は半固定抵抗である。

８３および８４は第２．第３のデータ設定回路で、第１
のデータ設定回路と同じ回路構成であり、図面の説明は
省略する。８５は電流電圧変換回路で、第１．第２．お
よび第３のそれぞれの電流出力端子を共通に接続して前
記電流電圧変換回路８５の電流入力端子８５１に接続さ
れる。８６ｏ１はトランジスタ、８５０２は温度補正用
ダイオード、　８５０３は抵抗、８５ｏ４は抵抗である
。

前記電流電圧変換回路８６の電流出力端子８６２６ペー
／ はＡＤコンバータ９に接続されるＧ 第２図は、前記データ設定回路８２において、半固定抵
抗８２０４を変化させたときの抵抗値と出力電流の関係
を示したグラフである。

半固定抵抗Ｒ１を変化させたとき、出力電流をｉとする
と ｖｃｃは電源電圧、Ｒ２は抵抗８６０３、ＶＤはダイオ
ード８５０２の順方向電圧降下である。

第３図は前記電流電圧変換回路８５０入力電流と、出力
電圧の関係を示したものである。

第４図は、データ設定回路の半固定抵抗の抵抗値と、電
流電圧変換回路８５の出力電圧の関係を示すグラフであ
る。

第５図は、ＡＤコンバータ９の入力電圧と、出力信号の
関係を示したグラフである。

デマルチ・プレクサ８１の出力端子によってデータ設定
回路のイネーブル端子がセレクトされると、この回路に
内蔵されるトランジスタのみが７　、− ＯＮ状態となり、以上のような回路構成で、第５図で表
わされる電圧が、ＡＤコンバータ９に入力され、デジタ
ルデータとしてＣＰＵ１に入力される０ 以１−のように、設定データに対応する抵抗値を決定す
ることによって、任意のデータ設定をすることができる
。

発明の効果 以」二連べてきたように、本発明によれば、複数個の連
続的なデータ設定を、安定に、精度よく、回路実装上の
点からも省スペースに実現できるので実用−１＝きわめ
て有用である。

【図面の簡単な説明】

第１図は本発明の一実施例によるデータ設定装置のブロ
ック図、第２図は同データ設定回路の入出力信号の関係
を示すグラフ、第３図は同電流電圧変換回路の入出力信
号の関係を示すグラフ、第４図は同データ設定回路の半
固定抵抗の抵抗値と電流電圧変換回路の出力電圧の関係
を示すグラフ、第５図は同ＡＤコンバータの入出力信号
の関係を示すグラフ、第６図は従来のデータ設定装置を
用いたデジタル制御装置のブロック図である。 １・・・・・ＣＰＵ、ｙ・・・・母線、８・・・・・デ
ータ設定装置、９・・・・・ＡＤコンバータ、８１・・
・・・デマルチ・プレクサ、８２．８３．８４・川・・
データ設定回路、８５・・・・・電流電圧変換回路、８
１１，８１２゜８１３・・・・・出力端子、８２１．．
８３１．８４１・・・・・イネーブル端子、８２２．８
３２．８４２・川・・電流出力端子、８５１・・・・・
・電流入力端子、８５２・・印・電圧出力端子、９１・
・・・・電圧入力端子。

Claims (1)

【特許請求の範囲】
1. デマルチプレクサ、複数個のデータ設定回路、電流電圧
   変換回路、およびＡＤコンバータとを有し、前記デマル
   チプレクサの入力端子および前記ＡＤコンバータの出力
   端子は、それぞれＣＰＵの母線に接続し、前記デマルチ
   プレクサの各出力端子は、前記複数個のデータ設定回路
   のイネーブル端子にそれぞれ接続し、前記複数個のデー
   タ設定回路のそれぞれの電流出力端子を共通に接続して
   前記電流電圧変換回路の電流入力端子に接続し、前記電
   流電圧変換回路の電圧出力端子はＡＤコンバータの電圧
   入力端子に接続してなるデータ設定装置。