JPH0527892A - データ設定装置 - Google Patents

データ設定装置

Info

Publication number
JPH0527892A
JPH0527892A JP3179546A JP17954691A JPH0527892A JP H0527892 A JPH0527892 A JP H0527892A JP 3179546 A JP3179546 A JP 3179546A JP 17954691 A JP17954691 A JP 17954691A JP H0527892 A JPH0527892 A JP H0527892A
Authority
JP
Japan
Prior art keywords
switch
group
switches
data setting
setting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3179546A
Other languages
English (en)
Inventor
Takashi Iba
隆 伊庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP3179546A priority Critical patent/JPH0527892A/ja
Publication of JPH0527892A publication Critical patent/JPH0527892A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

(57)【要約】 【目的】出力ライン数が少なく、切替回路数の少ないデ
ータ設定装置を提供する。 【構成】多数個のスイッチK11、…、KNMをM個ずつの
Nグレープにグループ分けし、各グループの各スイッチ
11、…、KNMは、グループ毎に一端を共通に接続し
て、各共通接続点P1 、…、PN はNグループの1つを
選択するスイッチ回路Sを介してグランドに接続し、各
スイッチK11、…、KNMの他方端はダイオードを介し
て、各グループの対応するスイッチ同志を共通接続して
M個の出力ラインD1 、…、DM に接続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、データ処理装置等の
電子機器に、多数のロジックデータ等を設定するための
データ設定装置に関する。
【0002】
【従来の技術】従来のデータ設定装置の回路例を図2に
示す。図2においては、複数個のスイッチが1グループ
がM個のNグループに分けられ、第1のグループのスイ
ッチK 11、…、K1Mの一端が共通にグランド接続され、
各スイッチK11、…、K1Mの他方端は、個別にそれぞれ
選択スイッチS1 、…、SMのそれぞれ第1の端子
T11、…、STM1 に接続されている。同様に他のグル
ープのスイッチK21、…、K2M、〜、KN1、…、KNM
それぞれ各グループのスイッチの他端が共通でグランド
に接続され、他方端がそれぞれ個別に選択スイッチ
1 、…、SMの対応する端子ST12 、…、STM2 、〜
T1N 、…、STMN に接続されている。このデータ設定
装置では、スイッチK11、…、KNMのオン/オフが出力
ラインD1 、…、DM より、そして選択スイッチS1
…、SM のN回の切替による時分割の取込みタイミング
とにより、信号が電子機器に取り込まれる。
【0003】
【発明が解決しようとする課題】上記した従来のデータ
設定装置では、M×N個のスイッチ群と、選択スイッチ
との接続ライン数は、M×N本必要である。そのため、
スイッチ数が多いと、その分ライン数が非常に多くな
り、大がかりになるという問題があった。この発明は、
上記問題点に着目してなされたものであって、スイッチ
群を外部接続するためのライン数を少なくし、かつスイ
ッチ群の切替回路数も軽減し得るデータ設定装置を提供
することを目的としている。
【0004】
【課題を解決するための手段及び作用】この発明のデー
タ設定装置は、多数個のスイッチをM個ずつのNグレー
プにグループ分けし、各グループの各スイッチは、グル
ープ毎に一端を共通に接続して、各共通接続点はNグル
ープの1つを選択するスイッチ回路を介して基準電位に
接続し、各スイッチの他方端はダイオードを介して、各
グループの対応するスイッチ同志を共通接続してM個の
出力ラインに接続するようにしている。
【0005】このデータ設定装置では、各スイッチのオ
ン/オフの設定信号が、出力ラインよりグループ毎に選
択スイッチ回路の切替タイミングに応じて順次出力され
る。
【0006】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。図1は、この発明の一実施例データ設定装
置を示す回路図である。図1において、多数個のスイッ
チは、1グループM個のNグループに分け、各グループ
のスイッチK11、…、K1M、〜、KM1、…、KMNの一端
はそれぞれグループ毎に共通接続され、この共通接続点
1 、P2 、…、PN がそれぞれグループ選択用の切替
スイッチSの個別端子ST1、…、STNに個別に接続され
ている。切替スイッチSの共通端子はグランド(基準電
位)に接続されている。
【0007】各グループのスイッチK11、…、K1M
〜、KN1、…、KNMは、他方端にそれぞれ個別にダイオ
ードd11、…、d1M、〜dN1、…、dNMのカソードが接
続されている。これらダイオードd11、…、d1M、〜、
N1、…、dNMのアノード側は、各グループの対応する
位置(ビット)同志(例えばd11、d21、…、dN1)が
共通接続され、それぞれ出力ラインD1 、D2、…、D
M に接続されている。また、出力ラインD1 、D2
…、DM は、それぞれ個別に抵抗R1 、R2 、…、RM
を介して+電源(5V)に接続されている。
【0008】以上のように構成される実施例回路におい
て、スイッチK11、K12、K21がオンされた場合を想定
し、これらの信号を出力ラインD1 、…、DM を介して
図示外の電子機器に取り込む場合の動作について説明す
る。切替スイッチSは、切替端子ST1に投入されてお
り、時間順次に切替端子ST2→ST3→…→STNと切替投
入される。先ず切替端子ST1に投入されているタイミン
グでは、+5V電源より抵抗R1、出力ラインD1、ダイ
オードd11、スイッチK11、切替端子ST1を通してグラ
ンドに電流が流れる。従って、出力ラインD1 はローレ
ベルとなる。同様にスイッチK12もオンしているので、
+5V電源より、抵抗R2 、出力ラインD2 、ダイオー
ドd12、スイッチK12、切替端子ST1を通して電流が流
れるため、出力ラインD2 もローレベルとなる。第1グ
ループの他のスイッチK13、…、K1Mはオンされていな
いので、+5V電源より抵抗R3 、…、RM を通して出
力ラインに電流が流れず、したがって出力ラインD3
…、DM はハイレベルにある。電子機器では、出力ライ
ンD1 、D2 、…、DM のうち、出力ラインD1、D2
ローレベル及び切替端子ST1の投入タイミングとによ
り、スイッチK11、K12のオン信号を取り込む。なお、
上記想定ではスイッチK21もオンされているが、スイッ
チK21の属する第2グループの共通接続点P2 の接続さ
れる切替端子ST2に切替スイッチSが投入されていない
ので、ダイオードd21、スイッチK21には、電流が流れ
ない。
【0009】次に、切替スイッチSが切替端子ST2に投
入されると、切替端子ST1がオープンとなるので、スイ
ッチK11、K12がオンしているにもかかわらず、ダイオ
ードd11、スイッチK11とダイオードd12、スイッチK
12には、電流が流れなくなる。しかし、スイッチK21
オンされているので、+5V電源より抵抗R1 、出力ラ
インD1 、ダイオードd21、スイッチK21、切替端子S
T2を通して、グランドに電流が流れるため、出力ライン
1 がローレベルとなる。この第2のグループの他のス
イッチK22、…、K2Mがオンされていないので+5V電
源より抵抗R2 、…、RM を介して電流が流れず、した
がって出力ラインD2 、…、DM はハイレベルである。
電子機器では、出力ラインD1 、…、DMのうち、出力
ラインD1のローレベルと切替端子ST2の投入タイミン
グとにより、スイッチK21のオン信号を取り込む。以上
は、スイッチK11、K12、K21がオンされている場合を
例に説明したが、他のグループの他の位置のスイッチが
オンされている場合でも、同様に考えることができる。
例えば、第NグループのスイッチKN1、KN2、KNMがオ
ンされているとすると、切替スイッチSが切替端子STN
を投入されたタイミングに、+5V電源より抵抗R1
2 、RM を通して出力ラインD1 、D2、DMに電流が
流れ、出力ラインD1 、D2 、DM がローレベルとな
る。これらのローレベルと切替端子STNの投入タイミン
グとによりスイッチKN1、KN2、KNMのオンが電子機器
に取り込まれる。
【0010】なお、上記実施例で、切替えスイッチS
は、有接点スイッチを示しているが、本発明では、もち
ろんこれに限られるものではなく、ロジック回路のH、
Lのレベル変化、あるいはトライステートの無接点素子
のオン/オフを使用してもよい。
【0011】
【発明の効果】この発明では、同数のスイッチを有する
従来の回路では、スイッチ群から切替スイッチまでのラ
イン数がM×N本必要であるに対し、N+M本に軽減す
ることができる。また、従来の回路は、切替スイッチの
切替え回路がN×Mであるに対し、N回路に軽減するこ
とができる。
【図面の簡単な説明】
【図1】この発明の一実施例データ設定装置を示す回路
図である。
【図2】従来のデータ設定装置を示す回路図である。
【符号の説明】
11、…、KNM スイッチ S 切替スイッチ d11、…、dNM ダイオード D1 、…、DM 出力ライン

Claims (1)

  1. 【特許請求の範囲】 【請求項1】データ設定を行うための多数個のスイッチ
    を備えるデータ設定装置において、 前記多数個のスイッチをM個ずつのNグレープにグルー
    プ分けし、各グループの各スイッチは、グループ毎に一
    端を共通に接続して、各共通接続点はNグループの1つ
    を選択するスイッチ回路を介して基準電位に接続し、各
    スイッチの他方端はダイオードを介して、各グループの
    対応するスイッチ同志を共通接続してM個の出力ライン
    に接続するようにしたことを特徴とするデータ設定装
    置。
JP3179546A 1991-07-19 1991-07-19 データ設定装置 Pending JPH0527892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3179546A JPH0527892A (ja) 1991-07-19 1991-07-19 データ設定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3179546A JPH0527892A (ja) 1991-07-19 1991-07-19 データ設定装置

Publications (1)

Publication Number Publication Date
JPH0527892A true JPH0527892A (ja) 1993-02-05

Family

ID=16067641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3179546A Pending JPH0527892A (ja) 1991-07-19 1991-07-19 データ設定装置

Country Status (1)

Country Link
JP (1) JPH0527892A (ja)

Similar Documents

Publication Publication Date Title
EP0334545B1 (en) Single-level multiplexer
EP0110179B1 (en) Multi-level transfer circuitry for transmitting digital signals between integrated circuits
US4118791A (en) Multi-level encoding system
US4031413A (en) Memory circuit
US4320386A (en) Selection and power reset circuit
US3054002A (en) Logic circuit
US4251805A (en) Circuit arrangement for an input keyboard
JPH0527892A (ja) データ設定装置
US3873978A (en) Keyboard circuit
JPS5928296B2 (ja) 電流スイツチ論理回路
US4427904A (en) Digital signal generating circuit
US4613774A (en) Unitary multiplexer-decoder circuit
US4531066A (en) Variable bias logic circuit
JP3128661B2 (ja) 高分解能タイミング調整回路
JP2743662B2 (ja) マトリクススイッチヤ
GB2100896A (en) Digital shift register
KR20010051566A (ko) 멀티 비트 키 스위치를 구비한 키보드
JPH06103749A (ja) 半導体装置
KR0112074Y1 (ko) 와이어코딩에 따른 프로그래밍회로
JPH0311957Y2 (ja)
JP2680940B2 (ja) D/a変換器
SU1091319A1 (ru) Многостабильный триггер
JP2728430B2 (ja) 半導体集積回路
JP2751387B2 (ja) Ecl回路の入力回路
JPH0520514A (ja) Icカード