JPH04369119A - 相補出力型ゲート - Google Patents
相補出力型ゲートInfo
- Publication number
- JPH04369119A JPH04369119A JP3145116A JP14511691A JPH04369119A JP H04369119 A JPH04369119 A JP H04369119A JP 3145116 A JP3145116 A JP 3145116A JP 14511691 A JP14511691 A JP 14511691A JP H04369119 A JPH04369119 A JP H04369119A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- type field
- gate
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000000295 complement effect Effects 0.000 title claims description 22
- 230000005669 field effect Effects 0.000 claims abstract description 97
- 230000007704 transition Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、相補出力型ゲートに関
する。
する。
【０００２】
【従来の技術】図２（Ａ）は、ＧａＡｓトランジスタを
用いた従来のインバータ１０を示す。
用いた従来のインバータ１０を示す。
【０００３】このインバータ１０は、デプレッション型
電界効果トランジスタ１１のドレインＤが正側電源供給
線ＶＤＤに接続され、デプレッション型電界効果トラン
ジスタ１１のソースＳ及びゲートＧがエンハンスメント
型電界効果トランジスタ１２のドレインＤに接続され、
エンハンスメント型電界効果トランジスタ１２のソース
Ｓが負側電源供給線ＶＳＳに接続されている。このデプ
レッション型電界効果トランジスタ１１は、抵抗素子と
して機能する。入力信号ＶＩはエンハンスメント型電界
効果トランジスタ１２のゲートＧに供給され、エンハン
スメント型電界効果トランジスタ１２のドレインＤから
反転出力信号ＶＯＸが取り出される。
電界効果トランジスタ１１のドレインＤが正側電源供給
線ＶＤＤに接続され、デプレッション型電界効果トラン
ジスタ１１のソースＳ及びゲートＧがエンハンスメント
型電界効果トランジスタ１２のドレインＤに接続され、
エンハンスメント型電界効果トランジスタ１２のソース
Ｓが負側電源供給線ＶＳＳに接続されている。このデプ
レッション型電界効果トランジスタ１１は、抵抗素子と
して機能する。入力信号ＶＩはエンハンスメント型電界
効果トランジスタ１２のゲートＧに供給され、エンハン
スメント型電界効果トランジスタ１２のドレインＤから
反転出力信号ＶＯＸが取り出される。
【０００４】このインバータ１０は、構成が簡単である
が、相補出力が得られない。
が、相補出力が得られない。
【０００５】相補出力を得るには、図２（Ｂ）に示す如
く、インバータ１０とインバータ２０とを直列接続した
相補出力型ゲート３０を用いればよい。インバータ２０
はインバータ１０と同一構成であり、図中、２１はデプ
レッション型電界効果トランジスタ、２２はエンハンス
メント型電界効果トランジスタである。
く、インバータ１０とインバータ２０とを直列接続した
相補出力型ゲート３０を用いればよい。インバータ２０
はインバータ１０と同一構成であり、図中、２１はデプ
レッション型電界効果トランジスタ、２２はエンハンス
メント型電界効果トランジスタである。
【０００６】この相補出力型ゲート３０は、エンハンス
メント型電界効果トランジスタ１２のゲートＧに入力信
号ＶＩが供給され、エンハンスメント型電界効果トラン
ジスタ１２のドレインＤから反転出力信号ＶＯＸが取り
出され、エンハンスメント型電界効果トランジスタ２２
のドレインＤから正転出力信号ＶＯが取り出される。
メント型電界効果トランジスタ１２のゲートＧに入力信
号ＶＩが供給され、エンハンスメント型電界効果トラン
ジスタ１２のドレインＤから反転出力信号ＶＯＸが取り
出され、エンハンスメント型電界効果トランジスタ２２
のドレインＤから正転出力信号ＶＯが取り出される。
【０００７】
【発明が解決しようとする課題】しかしながら、図３（
Ａ）に示すような入力信号ＶＩに対し、正転出力信号Ｖ
Ｏ及び反転出力信号ＶＯＸは図３（Ｂ）及び（Ｃ）に示
す如くなり、正転出力信号ＶＯの信号伝播遅延時間ｔｄ
２と反転出力信号ＶＯＸの信号伝播遅延時間ｔｄ１とが
異なる。両信号伝播遅延時間を一致させるためには、正
転出力信号ＶＯ及び反転出力信号ＶＯＸをそれぞれ不図
示のラッチ回路に供給して、あるタイミングでこれらを
保持する必要があり、回路構成が複雑になる。
Ａ）に示すような入力信号ＶＩに対し、正転出力信号Ｖ
Ｏ及び反転出力信号ＶＯＸは図３（Ｂ）及び（Ｃ）に示
す如くなり、正転出力信号ＶＯの信号伝播遅延時間ｔｄ
２と反転出力信号ＶＯＸの信号伝播遅延時間ｔｄ１とが
異なる。両信号伝播遅延時間を一致させるためには、正
転出力信号ＶＯ及び反転出力信号ＶＯＸをそれぞれ不図
示のラッチ回路に供給して、あるタイミングでこれらを
保持する必要があり、回路構成が複雑になる。
【０００８】本発明の目的は、このような問題点に鑑み
、簡単な構成で、正転出力信号及び反転出力信号を同時
に得ることができる相補出力型ゲートを提供することに
ある。
、簡単な構成で、正転出力信号及び反転出力信号を同時
に得ることができる相補出力型ゲートを提供することに
ある。
【０００９】
【課題を解決するための手段及びその作用】図１は、本
発明に係る相補出力型ゲートの原理構成図である。この
相補出力型ゲートは、次のような構成要素を備えている
。
発明に係る相補出力型ゲートの原理構成図である。この
相補出力型ゲートは、次のような構成要素を備えている
。
【００１０】Ａはインバータである。
【００１１】Ｂは反転出力バッファであり、第１デプレ
ッション型電界効果トランジスタＢ１と第１エンハンス
メント型電界効果トランジスタＢ２とが直列接続され、
第１デプレッション型電界効果トランジスタＢ１の電流
入力端が正側電源供給線ＶＤＤに接続され、第１デプレ
ッション型電界効果トランジスタＢ１のゲートがインバ
ータＡの出力端に接続され、第１エンハンスメント型電
界効果トランジスタＢ２の電流出力端が負側電源供給線
ＶＳＳに接続され、第１エンハンスメント型電界効果ト
ランジスタＢ２のゲートがインバータＡの入力端に接続
されている。
ッション型電界効果トランジスタＢ１と第１エンハンス
メント型電界効果トランジスタＢ２とが直列接続され、
第１デプレッション型電界効果トランジスタＢ１の電流
入力端が正側電源供給線ＶＤＤに接続され、第１デプレ
ッション型電界効果トランジスタＢ１のゲートがインバ
ータＡの出力端に接続され、第１エンハンスメント型電
界効果トランジスタＢ２の電流出力端が負側電源供給線
ＶＳＳに接続され、第１エンハンスメント型電界効果ト
ランジスタＢ２のゲートがインバータＡの入力端に接続
されている。
【００１２】Ｃは正転出力バッファであり、第２デプレ
ッション型電界効果トランジスタＣ１と第２エンハンス
メント型電界効果トランジスタＣ２とが直列接続され、
第２デプレッション型電界効果トランジスタＣ１の電流
入力端が正側電源供給線ＶＤＤに接続され、第２デプレ
ッション型電界効果トランジスタＣ１のゲートがインバ
ータＡの入力端に接続され、第２エンハンスメント型電
界効果トランジスタＣ２の電流出力端が負側電源供給線
ＶＳＳに接続され、第２エンハンスメント型電界効果ト
ランジスタＣ２のゲートがインバータＡの出力端に接続
されている。
ッション型電界効果トランジスタＣ１と第２エンハンス
メント型電界効果トランジスタＣ２とが直列接続され、
第２デプレッション型電界効果トランジスタＣ１の電流
入力端が正側電源供給線ＶＤＤに接続され、第２デプレ
ッション型電界効果トランジスタＣ１のゲートがインバ
ータＡの入力端に接続され、第２エンハンスメント型電
界効果トランジスタＣ２の電流出力端が負側電源供給線
ＶＳＳに接続され、第２エンハンスメント型電界効果ト
ランジスタＣ２のゲートがインバータＡの出力端に接続
されている。
【００１３】上記構成において、相補出力型ゲートの入
力端はインバータＡの入力端であり、相補出力型ゲート
の反転出力端は第１デプレッション型電界効果トランジ
スタＢ１の電流出力端であり、相補出力型ゲートの正転
出力端は第２デプレッション型電界効果トランジスタＣ
１の電流出力端である。
力端はインバータＡの入力端であり、相補出力型ゲート
の反転出力端は第１デプレッション型電界効果トランジ
スタＢ１の電流出力端であり、相補出力型ゲートの正転
出力端は第２デプレッション型電界効果トランジスタＣ
１の電流出力端である。
【００１４】次に、この相補出力型ゲートの動作を説明
する。相補出力型ゲートの入力端に入力信号ＶＩが供給
され、相補出力型ゲートの反転出力端及び正転出力端か
らそれぞれ反転出力信号ＶＯＸ及び正転出力信号ＶＯが
取り出されるとする。
する。相補出力型ゲートの入力端に入力信号ＶＩが供給
され、相補出力型ゲートの反転出力端及び正転出力端か
らそれぞれ反転出力信号ＶＯＸ及び正転出力信号ＶＯが
取り出されるとする。
【００１５】入力信号ＶＩが低レベルのとき、第１エン
ハンスメント型電界効果トランジスタＢ２及び第２デプ
レッション型電界効果トランジスタＣ１のゲートは低レ
ベル、第１デプレッション型電界効果トランジスタＢ１
及び第２エンハンスメント型電界効果トランジスタＣ２
のゲートは高レベルになっており、第１エンハンスメン
ト型電界効果トランジスタＢ２及び第２デプレッション
型電界効果トランジスタＣ１がオフ状態、第１デプレッ
ション型電界効果トランジスタＢ１及び第２エンハンス
メント型電界効果トランジスタＣ２がオン状態、反転出
力信号ＶＯＸが高レベル、正転出力信号ＶＯが低レベル
になっている。
ハンスメント型電界効果トランジスタＢ２及び第２デプ
レッション型電界効果トランジスタＣ１のゲートは低レ
ベル、第１デプレッション型電界効果トランジスタＢ１
及び第２エンハンスメント型電界効果トランジスタＣ２
のゲートは高レベルになっており、第１エンハンスメン
ト型電界効果トランジスタＢ２及び第２デプレッション
型電界効果トランジスタＣ１がオフ状態、第１デプレッ
ション型電界効果トランジスタＢ１及び第２エンハンス
メント型電界効果トランジスタＣ２がオン状態、反転出
力信号ＶＯＸが高レベル、正転出力信号ＶＯが低レベル
になっている。
【００１６】この状態から、入力信号ＶＩが高レベルに
遷移すると、最初に、第１エンハンスメント型電界効果
トランジスタＢ２及び第２デプレッション型電界効果ト
ランジスタＣ１のゲートがこれと同時に高レベル遷移し
て、第１エンハンスメント型電界効果トランジスタＢ２
がオン状態になり、これと同時に、第２デプレッション
型電界効果トランジスタＣ１がオフ状態になる。次に、
第１デプレッション型電界効果トランジスタＢ１及び第
２エンハンスメント型電界効果トランジスタＣ２のゲー
トが同時に低レベルに遷移して、第１デプレッション型
電界効果トランジスタＢ１がオフ状態になり、これと同
時に、第２エンハンスメント型電界効果トランジスタＣ
２がオン状態になる。したがって、反転出力信号ＶＯＸ
が低レベルに遷移し、これと同時に、正転出力信号ＶＯ
が高レベルに遷移する。
遷移すると、最初に、第１エンハンスメント型電界効果
トランジスタＢ２及び第２デプレッション型電界効果ト
ランジスタＣ１のゲートがこれと同時に高レベル遷移し
て、第１エンハンスメント型電界効果トランジスタＢ２
がオン状態になり、これと同時に、第２デプレッション
型電界効果トランジスタＣ１がオフ状態になる。次に、
第１デプレッション型電界効果トランジスタＢ１及び第
２エンハンスメント型電界効果トランジスタＣ２のゲー
トが同時に低レベルに遷移して、第１デプレッション型
電界効果トランジスタＢ１がオフ状態になり、これと同
時に、第２エンハンスメント型電界効果トランジスタＣ
２がオン状態になる。したがって、反転出力信号ＶＯＸ
が低レベルに遷移し、これと同時に、正転出力信号ＶＯ
が高レベルに遷移する。
【００１７】この状態から、入力信号ＶＩが低レベルに
遷移すると、最初に、第１エンハンスメント型電界効果
トランジスタＢ２及び第２デプレッション型電界効果ト
ランジスタＣ１のゲートがこれと同時に低レベル遷移し
て、第１エンハンスメント型電界効果トランジスタＢ２
がオフ状態になり、これと同時に、第２デプレッション
型電界効果トランジスタＣ１がオン状態になる。次に、
第１デプレッション型電界効果トランジスタＢ１及び第
２エンハンスメント型電界効果トランジスタＣ２のゲー
トが同時に高レベルに遷移して、第１デプレッション型
電界効果トランジスタＢ１がオン状態になり、これと同
時に、第２エンハンスメント型電界効果トランジスタＣ
２がオフ状態になる。したがって、反転出力信号ＶＯＸ
が高レベルに遷移し、これと同時に、正転出力信号ＶＯ
が低レベルに遷移する。
遷移すると、最初に、第１エンハンスメント型電界効果
トランジスタＢ２及び第２デプレッション型電界効果ト
ランジスタＣ１のゲートがこれと同時に低レベル遷移し
て、第１エンハンスメント型電界効果トランジスタＢ２
がオフ状態になり、これと同時に、第２デプレッション
型電界効果トランジスタＣ１がオン状態になる。次に、
第１デプレッション型電界効果トランジスタＢ１及び第
２エンハンスメント型電界効果トランジスタＣ２のゲー
トが同時に高レベルに遷移して、第１デプレッション型
電界効果トランジスタＢ１がオン状態になり、これと同
時に、第２エンハンスメント型電界効果トランジスタＣ
２がオフ状態になる。したがって、反転出力信号ＶＯＸ
が高レベルに遷移し、これと同時に、正転出力信号ＶＯ
が低レベルに遷移する。
【００１８】このようにして、反転出力と正転出力を同
時に変化させることができ、また、反転出力と正転出力
の遷移のタイミングを合わせるためのラッチ回路を用い
る必要がなく、出力バッファは４個のトランジスタで構
成されるので、構成が簡単である。
時に変化させることができ、また、反転出力と正転出力
の遷移のタイミングを合わせるためのラッチ回路を用い
る必要がなく、出力バッファは４個のトランジスタで構
成されるので、構成が簡単である。
【００１９】本発明の第１態様では、インバータＡは、
第３デプレッション型電界効果トランジスタＡ１と第３
エンハンスメント型電界効果トランジスタＡ２とが直列
接続され、第３デプレッション型電界効果トランジスタ
Ａ１の電流入力端が正側電源供給線ＶＤＤに接続され、
第３デプレッション型電界効果トランジスタＡ１のゲー
トが第３デプレッション型電界効果トランジスタＡ１の
電流出力端に接続され、第３エンハンスメント型電界効
果トランジスタＡ２の電流出力端が負側電源供給線ＶＳ
Ｓに接続されている。
第３デプレッション型電界効果トランジスタＡ１と第３
エンハンスメント型電界効果トランジスタＡ２とが直列
接続され、第３デプレッション型電界効果トランジスタ
Ａ１の電流入力端が正側電源供給線ＶＤＤに接続され、
第３デプレッション型電界効果トランジスタＡ１のゲー
トが第３デプレッション型電界効果トランジスタＡ１の
電流出力端に接続され、第３エンハンスメント型電界効
果トランジスタＡ２の電流出力端が負側電源供給線ＶＳ
Ｓに接続されている。
【００２０】
【実施例】以下、図１に基づいて本発明に係る相補出力
型ゲートの実施例を説明する。
型ゲートの実施例を説明する。
【００２１】各構成要素の接続関係は上記発明の第１態
様の構成と同一である。デプレッション型電界効果トラ
ンジスタＡ１、Ｂ１、Ｃ１及びエンハンスメント型電界
効果トランジスタＡ２、Ｂ２、Ｃ２は、ＧａＡｓ等のＭ
ＥＳ電界効果型トランジスタであっても、ＭＯＳ電界効
果型トランジスタであってもよい。ＭＯＳ電界効果型ト
ランジスタの場合には、インバータＡはＣＭＯＳインバ
ータで構成してもよい。また、例えば、正側電源供給線
ＶＤＤには５Ｖが印加され、負側電源供給線ＶＳＳは接
地される。
様の構成と同一である。デプレッション型電界効果トラ
ンジスタＡ１、Ｂ１、Ｃ１及びエンハンスメント型電界
効果トランジスタＡ２、Ｂ２、Ｃ２は、ＧａＡｓ等のＭ
ＥＳ電界効果型トランジスタであっても、ＭＯＳ電界効
果型トランジスタであってもよい。ＭＯＳ電界効果型ト
ランジスタの場合には、インバータＡはＣＭＯＳインバ
ータで構成してもよい。また、例えば、正側電源供給線
ＶＤＤには５Ｖが印加され、負側電源供給線ＶＳＳは接
地される。
【００２２】
【発明の効果】以上説明した如く、本発明に係る相補出
力型ゲートでは、インバータの入出力端に、反転出力バ
ッファ及び正転出力バッファを接続し、反転出力バッフ
ァ及び正転出力バッファはいずれも、デプレッション型
電界効果トランジスタとエンハンスメント型電界効果ト
ランジスタとが直列接続された構成とし、反転出力バッ
ファは、デプレッション型電界効果トランジスタのゲー
ト及びエンハンスメント型電界効果トランジスタのゲー
トにそれぞれインバータの出力端及び入力端が接続され
、正転出力バッファは、デプレッション型電界効果トラ
ンジスタのゲート及びエンハンスメント型電界効果トラ
ンジスタのゲートにそれぞれインバータの入力端及び出
力端が接続されており、反転出力バッファ及び正転出力
バッファが同時に互いに逆動作するので、反転出力と正
転出力を同時に変化させることができ、かつ、反転出力
と正転出力の遷移のタイミングを合わせるためのラッチ
回路を用いる必要がなく、出力バッファは４個のトラン
ジスタで構成されるので、構成が簡単であるという効果
を奏する。
力型ゲートでは、インバータの入出力端に、反転出力バ
ッファ及び正転出力バッファを接続し、反転出力バッフ
ァ及び正転出力バッファはいずれも、デプレッション型
電界効果トランジスタとエンハンスメント型電界効果ト
ランジスタとが直列接続された構成とし、反転出力バッ
ファは、デプレッション型電界効果トランジスタのゲー
ト及びエンハンスメント型電界効果トランジスタのゲー
トにそれぞれインバータの出力端及び入力端が接続され
、正転出力バッファは、デプレッション型電界効果トラ
ンジスタのゲート及びエンハンスメント型電界効果トラ
ンジスタのゲートにそれぞれインバータの入力端及び出
力端が接続されており、反転出力バッファ及び正転出力
バッファが同時に互いに逆動作するので、反転出力と正
転出力を同時に変化させることができ、かつ、反転出力
と正転出力の遷移のタイミングを合わせるためのラッチ
回路を用いる必要がなく、出力バッファは４個のトラン
ジスタで構成されるので、構成が簡単であるという効果
を奏する。
【図１】本発明に係る相補出力型ゲートの回路図である
。
。
【図２】従来のインバータ及び相補出力型ゲートの回路
図である。
図である。
【図３】図２（Ｂ）の回路の動作を示す波形図である。
Ａ、１０、２０ インバータ
ＶＳＳ 負側電源供給線
ＶＤＤ 正側電源供給線
Ａ１、Ｂ１、Ｃ１、１１、２１ デプレッション型電
界効果トランジスタ Ａ２、Ｂ２、Ｃ２、１２、２２ エンハンスメント型
電界効果トランジスタ Ｂ 反転出力バッファ Ｃ 正転出力バッファ Ｇ ゲート Ｓ ソース Ｄ ドレイン ＶＩ 入力信号 ＶＯ 正転出力信号 ＶＯＸ 反転出力信号 ｔｄ１、ｔｄ２ 信号伝播遅延時間
界効果トランジスタ Ａ２、Ｂ２、Ｃ２、１２、２２ エンハンスメント型
電界効果トランジスタ Ｂ 反転出力バッファ Ｃ 正転出力バッファ Ｇ ゲート Ｓ ソース Ｄ ドレイン ＶＩ 入力信号 ＶＯ 正転出力信号 ＶＯＸ 反転出力信号 ｔｄ１、ｔｄ２ 信号伝播遅延時間
Claims (2)
- 【請求項１】 インバータ（Ａ）と、第１デプレッシ
ョン型電界効果トランジスタ（Ｂ１）と第１エンハンス
メント型電界効果トランジスタ（Ｂ２）とが直列接続さ
れ、該第１デプレッション型電界効果トランジスタの電
流入力端が正側電源供給線（ＶＤＤ）に接続され、該第
１デプレッション型電界効果トランジスタのゲートが該
第１インバータの出力端に接続され、該第１エンハンス
メント型電界効果トランジスタの電流出力端が負側電源
供給線（ＶＳＳ）に接続され、該第１エンハンスメント
型電界効果トランジスタのゲートが該インバータの入力
端に接続された反転出力バッファ（Ｂ）と、第２デプレ
ッション型電界効果トランジスタ（Ｃ１）と第２エンハ
ンスメント型電界効果トランジスタ（Ｃ２）とが直列接
続され、該第２デプレッション型電界効果トランジスタ
の電流入力端が該正側電源供給線に接続され、該第２デ
プレッション型電界効果トランジスタのゲートが該イン
バータの入力端に接続され、該第２エンハンスメント型
電界効果トランジスタの電流出力端が該負側電源供給線
に接続され、該第２エンハンスメント型電界効果トラン
ジスタのゲートが該インバータの出力端に接続された正
転出力バッファ（Ｃ）と、を有することを特徴とする相
補出力型ゲート。 - 【請求項２】 前記インバータ（Ａ）は、第３デプレ
ッション型電界効果トランジスタ（Ａ１）と第３エンハ
ンスメント型電界効果トランジスタ（Ａ２）とが直列接
続され、該第３デプレッション型電界効果トランジスタ
の電流入力端が前記正側電源供給線（ＶＤＤ）に接続さ
れ、該第３デプレッション型電界効果トランジスタのゲ
ートが該第３デプレッション型電界効果トランジスタの
電流出力端に接続され、該第３エンハンスメント型電界
効果トランジスタの電流出力端が前記負側電源供給線（
ＶＳＳ）に接続されていることを特徴とする請求項１記
載の相補出力型ゲート。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145116A JPH04369119A (ja) | 1991-06-18 | 1991-06-18 | 相補出力型ゲート |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145116A JPH04369119A (ja) | 1991-06-18 | 1991-06-18 | 相補出力型ゲート |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04369119A true JPH04369119A (ja) | 1992-12-21 |
Family
ID=15377765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145116A Withdrawn JPH04369119A (ja) | 1991-06-18 | 1991-06-18 | 相補出力型ゲート |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04369119A (ja) |
-
1991
- 1991-06-18 JP JP3145116A patent/JPH04369119A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940004955A (ko) | 반도체 소자의 입력 전이 검출회로 | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| JPS6226604B2 (ja) | ||
| KR920001523A (ko) | 검출 회로를 포함하는 반도체 집적회로 | |
| JPH04269011A (ja) | レベルシフト回路 | |
| JPH04369119A (ja) | 相補出力型ゲート | |
| JP2541244B2 (ja) | クロック発生回路 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JP2936474B2 (ja) | 半導体集積回路装置 | |
| KR100219052B1 (ko) | 셋업/홀드 시간을 갖는 반도체 장치 | |
| JPS61214817A (ja) | Ｃｍｏｓ集積回路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPS60224328A (ja) | 半導体集積回路 | |
| JP2745697B2 (ja) | 半導体集積回路 | |
| JPS6334798A (ja) | ラツチ回路 | |
| JPS59193614A (ja) | シユミツトトリガ回路 | |
| JPS61252707A (ja) | ラツチ回路 | |
| JPS63103512A (ja) | フリツプフロツプ回路 | |
| JPH05152905A (ja) | 半導体装置 | |
| JPH0458207B2 (ja) | ||
| JPH02135815A (ja) | 高低いずれかのレベルにおいて互いに重なりのない２相の論理信号を生じる回路 | |
| JP2712411B2 (ja) | テスト回路 | |
| JPS61269544A (ja) | バスタ−ミネ−タ | |
| JPH03228424A (ja) | ノイズ除去回路 | |
| SU1231603A1 (ru) | Устройство дл установки триггерных схем в исходное состо ние |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |