JP2757818B2 - 補助データ処理回路 - Google Patents
補助データ処理回路Info
- Publication number
- JP2757818B2 JP2757818B2 JP7095255A JP9525595A JP2757818B2 JP 2757818 B2 JP2757818 B2 JP 2757818B2 JP 7095255 A JP7095255 A JP 7095255A JP 9525595 A JP9525595 A JP 9525595A JP 2757818 B2 JP2757818 B2 JP 2757818B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary data
- clock
- circuit
- read clock
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/66—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission
- H04B1/665—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission using psychoacoustic properties of the ear, e.g. masking effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は補助データ処理回路に関
し、特にＭＰＥＧ／オーディオ方式の補助データなどの
可変データ長のデータのビット列を８ビット単位のビッ
ト列に変換する補助データ処理回路に関する。
し、特にＭＰＥＧ／オーディオ方式の補助データなどの
可変データ長のデータのビット列を８ビット単位のビッ
ト列に変換する補助データ処理回路に関する。
【０００２】
【従来の技術】テレビジョン等の音声信号の符号化方式
として、ＩＳＯ／ＩＥＣ，ＪＴＣ１／ＳＣ２／ＷＧ８で
標準化検討されたＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕ
ｒｅＥｘｐｅｒｔ Ｇｒｏｕｐ）における規格案が知ら
れている。この１つであり勧告ＩＳＯ／ＩＥＣ−１１１
７２−３（１９９３年）（文献１）に規定されたＭＰＥ
Ｇ（以下ＭＰＥＧオーディオ方式）規格では、符号化音
声信号の圧縮伸長方式にしたがったビットストリームデ
ータに対する補助データ処理回路について規定してい
る。
として、ＩＳＯ／ＩＥＣ，ＪＴＣ１／ＳＣ２／ＷＧ８で
標準化検討されたＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕ
ｒｅＥｘｐｅｒｔ Ｇｒｏｕｐ）における規格案が知ら
れている。この１つであり勧告ＩＳＯ／ＩＥＣ−１１１
７２−３（１９９３年）（文献１）に規定されたＭＰＥ
Ｇ（以下ＭＰＥＧオーディオ方式）規格では、符号化音
声信号の圧縮伸長方式にしたがったビットストリームデ
ータに対する補助データ処理回路について規定してい
る。
【０００３】ＭＰＥＧオーディオ方式に規定されたレイ
ヤ１，２，および３の３つの方式のうち、ここでは説明
の便宜上、レイヤ２方式に準拠した従来技術を例として
説明する。
ヤ１，２，および３の３つの方式のうち、ここでは説明
の便宜上、レイヤ２方式に準拠した従来技術を例として
説明する。
【０００４】ＭＰＥＧオーディオレイヤ２方式は、ディ
ジタルオーディオ信号をフィルタを用いて３２の周波数
帯域に分割し、上記フィルタ出力信号の量子化ビット数
をこのディジタルオーディオ信号の値にしたがって適応
的に変化させることにより情報量の圧縮を行う。
ジタルオーディオ信号をフィルタを用いて３２の周波数
帯域に分割し、上記フィルタ出力信号の量子化ビット数
をこのディジタルオーディオ信号の値にしたがって適応
的に変化させることにより情報量の圧縮を行う。
【０００５】ＭＰＥＧオーディオレイヤ２方式の１フレ
ーム分のビット数ＮはビットレートＲとサンプリング周
波数Ｆの各数値から以下の式により定まる。
ーム分のビット数ＮはビットレートＲとサンプリング周
波数Ｆの各数値から以下の式により定まる。
【０００６】Ｎ＝１１５２Ｒ／Ｆ またビット数Ｎは８の整数倍とすることが定義されてい
る。一例としては、ビットレートＲが１９２ｋｂｐｓ，
サンプリング周波数Ｆが４８ｋＨｚの場合の１フレーム
分のビット数Ｎは４６０８（＝８×５７６）ビットにな
る。
る。一例としては、ビットレートＲが１９２ｋｂｐｓ，
サンプリング周波数Ｆが４８ｋＨｚの場合の１フレーム
分のビット数Ｎは４６０８（＝８×５７６）ビットにな
る。
【０００７】ＭＰＥＧオーディオレイヤ２方式のフレー
ムの構成を示す図５を参照すると、このフレームは、ヘ
ッダ情報と、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎ
ｃｙＣｈｅｃｋ）符号と、ビット割当指標と、スケール
ファクタ選択情報と、スケールファクタ指標と、オーデ
ィオ信号のサンプルと、補助データとから構成される。
ムの構成を示す図５を参照すると、このフレームは、ヘ
ッダ情報と、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎ
ｃｙＣｈｅｃｋ）符号と、ビット割当指標と、スケール
ファクタ選択情報と、スケールファクタ指標と、オーデ
ィオ信号のサンプルと、補助データとから構成される。
【０００８】このうちヘッダ情報は常に３２ビットであ
り、ビット割当指標は上記３２の周波数帯域の各々のサ
ンプルに割当てる４から２ビットの符号であり１チャネ
ル当たり８８ビット割当てる。これら以外の要素のビッ
ト数は圧縮対象オーディオ信号の特性により変化する。
また、ヘッダ情報にはＣＲＣ符号の有無を示すＣＲＣフ
ラグビットを含み、ＣＲＣ符号有りの場合はさらにＣＲ
Ｃ符号用として１６ビットが追加される。スケールファ
クタ指標は各周波数帯域サンプルヘのビット割当が０で
ない場合には、各周波数帯域に６，１２，または１８ビ
ットのいずれか１つを割当る。スケールファクタ選択情
報はスケールファクタ指標が上記３種類のいずれなのか
を表す。サンプルは各帯域のビット割当指標が０でない
場合、ビット割当指標の示すビット数で構成される。１
フレームの総ビット数Ｎから上記各構成要素で使用した
ビット数を減じた残りが補助データのビット数Ａとな
る。補助データのビット数Ａは８の倍数になるとは限ら
れておらず、また、フレーム毎にビット数が変化する。
り、ビット割当指標は上記３２の周波数帯域の各々のサ
ンプルに割当てる４から２ビットの符号であり１チャネ
ル当たり８８ビット割当てる。これら以外の要素のビッ
ト数は圧縮対象オーディオ信号の特性により変化する。
また、ヘッダ情報にはＣＲＣ符号の有無を示すＣＲＣフ
ラグビットを含み、ＣＲＣ符号有りの場合はさらにＣＲ
Ｃ符号用として１６ビットが追加される。スケールファ
クタ指標は各周波数帯域サンプルヘのビット割当が０で
ない場合には、各周波数帯域に６，１２，または１８ビ
ットのいずれか１つを割当る。スケールファクタ選択情
報はスケールファクタ指標が上記３種類のいずれなのか
を表す。サンプルは各帯域のビット割当指標が０でない
場合、ビット割当指標の示すビット数で構成される。１
フレームの総ビット数Ｎから上記各構成要素で使用した
ビット数を減じた残りが補助データのビット数Ａとな
る。補助データのビット数Ａは８の倍数になるとは限ら
れておらず、また、フレーム毎にビット数が変化する。
【０００９】補助データの内容についてはＭＰＥＧオー
ディオ規格では特に定義されていない。このため、応用
分野毎に補助データの規格を定義することで、様々なデ
ィジタル情報、例えば、文字情報、コンピュータプログ
ラム、ＭＰＥＧオーディオビットストリームの誤り訂正
符号等を送ることができる。
ディオ規格では特に定義されていない。このため、応用
分野毎に補助データの規格を定義することで、様々なデ
ィジタル情報、例えば、文字情報、コンピュータプログ
ラム、ＭＰＥＧオーディオビットストリームの誤り訂正
符号等を送ることができる。
【００１０】例えば、文字情報転送用の規格例として、
補助データの先頭８ビットに文字情報の文字数を、続く
補助データ列が１バイト毎に１文字を表し、残りの補助
データ列は意味を持たないというものが考えらる。
補助データの先頭８ビットに文字情報の文字数を、続く
補助データ列が１バイト毎に１文字を表し、残りの補助
データ列は意味を持たないというものが考えらる。
【００１１】従来のこの種のＭＰＥＧオーディオ方式の
補助データを用いる文字データ転送用の補助データ処理
回路をブロックで示す図６を参照すると、この従来の第
１の補助データ処理回路は、外部の蓄積メデイア等（以
下外部装置）から供給されるＭＰＥＧオーディオ符号を
復号化し音声信号と補助データとを出力する伸長回路１
と、補助データＤＡの供給に応答して上記補助データ規
格にしたがって文字データＤＣを出力する文字出力制御
回路２と、文字データＤＣの供給に応答して文字を表示
する表示装置３とを備える。
補助データを用いる文字データ転送用の補助データ処理
回路をブロックで示す図６を参照すると、この従来の第
１の補助データ処理回路は、外部の蓄積メデイア等（以
下外部装置）から供給されるＭＰＥＧオーディオ符号を
復号化し音声信号と補助データとを出力する伸長回路１
と、補助データＤＡの供給に応答して上記補助データ規
格にしたがって文字データＤＣを出力する文字出力制御
回路２と、文字データＤＣの供給に応答して文字を表示
する表示装置３とを備える。
【００１２】伸長回路１は、外部装置からＭＰＥＧオー
ディオ符号を読出すリード用のクロックＣＲの立下がり
時刻に値が変化するＭＰＥＧオーディオ符号のビットス
トリームＢから同期位置を検出し同期検出信号Ｓを抽出
する同期検出回路１１と、圧縮音声情報Ｐにしたがい伸
長処理を行い音声信号ＡＦを出力する信号処理回路１２
と、同期検出信号Ｓの供給に応答してビットストリーム
Ｂからヘッダ，ＣＲＣ符号，ビット割当指標，スケール
ファクタ選択情報，スケールファクタ指標，サンプルな
どの圧縮音声情報Ｐと補助データ開始信号ＳＡとを分離
出力するとともにリード用のクロックＣＫを発生するア
ンパック回路１３と、補助データ開始信号ＳＡの供給に
応答して補助データのストローブ信号ＳＳと補助データ
用のクロックＣＤとリード用のクロックＣＰとを出力す
る補助データインタフェイス１４と、クロックＣＫ，Ｃ
Ｐの論理和をリード用のクロックＣＲとして出力するＯ
Ｒ回路１５とを備える。
ディオ符号を読出すリード用のクロックＣＲの立下がり
時刻に値が変化するＭＰＥＧオーディオ符号のビットス
トリームＢから同期位置を検出し同期検出信号Ｓを抽出
する同期検出回路１１と、圧縮音声情報Ｐにしたがい伸
長処理を行い音声信号ＡＦを出力する信号処理回路１２
と、同期検出信号Ｓの供給に応答してビットストリーム
Ｂからヘッダ，ＣＲＣ符号，ビット割当指標，スケール
ファクタ選択情報，スケールファクタ指標，サンプルな
どの圧縮音声情報Ｐと補助データ開始信号ＳＡとを分離
出力するとともにリード用のクロックＣＫを発生するア
ンパック回路１３と、補助データ開始信号ＳＡの供給に
応答して補助データのストローブ信号ＳＳと補助データ
用のクロックＣＤとリード用のクロックＣＰとを出力す
る補助データインタフェイス１４と、クロックＣＫ，Ｃ
Ｐの論理和をリード用のクロックＣＲとして出力するＯ
Ｒ回路１５とを備える。
【００１３】補助データインタフェイス１４の構成をブ
ロックで示す図７を参照すると、この補助データインタ
フェイス１４は、入力端Ｓに同期検出信号Ｓの入力端Ｒ
に補助データ開始信号ＳＡのそれぞれの供給を受け出力
端Ｑからストローブ信号ＳＳを出力するＲＳ型のフリッ
プフロップ４１と、ストローブ信号ＳＳの供給に応答し
て補助データ用のクロックＣＤを出力するクロック生成
回路４２と、ストローブ信号ＳＳの供給に応答してクロ
ックＣＰを出力するクロック生成回路４３とを備える。
ロックで示す図７を参照すると、この補助データインタ
フェイス１４は、入力端Ｓに同期検出信号Ｓの入力端Ｒ
に補助データ開始信号ＳＡのそれぞれの供給を受け出力
端Ｑからストローブ信号ＳＳを出力するＲＳ型のフリッ
プフロップ４１と、ストローブ信号ＳＳの供給に応答し
て補助データ用のクロックＣＤを出力するクロック生成
回路４２と、ストローブ信号ＳＳの供給に応答してクロ
ックＣＰを出力するクロック生成回路４３とを備える。
【００１４】次に、図６，図７および従来の第１の補助
データ処理回路の各信号波形をタイムチャートで示す図
８を併せてを参照して、本発明に関連する補助データイ
ンタフェイス１４と文字出力制御回路２を中心に従来の
補助データ処理回路の動作について説明すると、まず、
同期検出回路１１はビットストリームＢから同期位置を
検出し、この同期検出信号Ｓをアンパック回路１３と補
助データインタフェイス１４とに供給する。アンパック
回路１３は、クロックＣＫを出力するとともに、同期検
出信号Ｓの供給に応答してアンパック処理を開始し、ビ
ットストリームＢからヘッダ，ＣＲＣ符号，ビット割当
指標，スケールファクタ選択情報，スケールファクタ指
標，およびサンプルなどの圧縮音声情報Ｐを抽出して信
号処理回路１２に出力する。信号処理回路１２は供給を
受けた圧縮音声情報Ｐの内容にしたがって処理し音声信
号ＡＦを出力する。補助データインタフェイス１４は補
助データ開始信号ＳＡの供給に応答してストローブ信号
ＳＳとクロックＣＤおよびクロックＣＰを出力する。Ｏ
Ｒ回路１５はクロックＣＫ，ＣＰの論理和信号をクロッ
クＣＲとして出力する。文字出力制御回路２は補助デー
タＤＡの供給を受け、上記補助データ規格にしたがって
表示装置３に文字データＤＣを出力する。表示装置３
は、供給を受けた文字データＤＣにしたがって文字を表
示する。
データ処理回路の各信号波形をタイムチャートで示す図
８を併せてを参照して、本発明に関連する補助データイ
ンタフェイス１４と文字出力制御回路２を中心に従来の
補助データ処理回路の動作について説明すると、まず、
同期検出回路１１はビットストリームＢから同期位置を
検出し、この同期検出信号Ｓをアンパック回路１３と補
助データインタフェイス１４とに供給する。アンパック
回路１３は、クロックＣＫを出力するとともに、同期検
出信号Ｓの供給に応答してアンパック処理を開始し、ビ
ットストリームＢからヘッダ，ＣＲＣ符号，ビット割当
指標，スケールファクタ選択情報，スケールファクタ指
標，およびサンプルなどの圧縮音声情報Ｐを抽出して信
号処理回路１２に出力する。信号処理回路１２は供給を
受けた圧縮音声情報Ｐの内容にしたがって処理し音声信
号ＡＦを出力する。補助データインタフェイス１４は補
助データ開始信号ＳＡの供給に応答してストローブ信号
ＳＳとクロックＣＤおよびクロックＣＰを出力する。Ｏ
Ｒ回路１５はクロックＣＫ，ＣＰの論理和信号をクロッ
クＣＲとして出力する。文字出力制御回路２は補助デー
タＤＡの供給を受け、上記補助データ規格にしたがって
表示装置３に文字データＤＣを出力する。表示装置３
は、供給を受けた文字データＤＣにしたがって文字を表
示する。
【００１５】補助データインタフェイス１４のフリップ
フロップ４１は、まず、初期状態でストローブ信号ＳＳ
のレベル１を出力している。次に、補助データ開始信号
ＳＡの供給に応答してストローブ信号ＳＳをレベル０に
し、同期検出信号Ｓの供給に応答してストローブ信号Ｓ
Ｓをレベル１に戻す。ストローブ信号ＳＳがレベル０の
ときは、クロック生成回路４２およびクロック生成回路
４３の各々はクロックＣＤおよびクロックＣＰをそれぞ
れ出力する。
フロップ４１は、まず、初期状態でストローブ信号ＳＳ
のレベル１を出力している。次に、補助データ開始信号
ＳＡの供給に応答してストローブ信号ＳＳをレベル０に
し、同期検出信号Ｓの供給に応答してストローブ信号Ｓ
Ｓをレベル１に戻す。ストローブ信号ＳＳがレベル０の
ときは、クロック生成回路４２およびクロック生成回路
４３の各々はクロックＣＤおよびクロックＣＰをそれぞ
れ出力する。
【００１６】文字出力制御回路２は、例えばマイクロプ
ロセッサを用いて構成される。補助データストローブ信
号ＳＳのレベル０に応答してクロックＣＤの立上がりで
補助データＤＡを直並列変換して８ビット毎のパラレル
の文字データ列として内蔵するメモリ（図示省略）に転
送する。補助データストローブ信号ＳＳがレベル１に変
化したとき変換対象の補助データＤＡが８ビット未満で
ある場合は、例えば最下位ビット方向に詰めて上記メモ
リに転送し、補助データＤＡの取込処理を終了する。次
に、上記メモリに取込んだ文字データ列を表示装置３に
供給し、表示する。このように、補助データの先頭から
８ビット毎に、文字数の情報，文字，文字，…と続くデ
ータを解読・表示できる。
ロセッサを用いて構成される。補助データストローブ信
号ＳＳのレベル０に応答してクロックＣＤの立上がりで
補助データＤＡを直並列変換して８ビット毎のパラレル
の文字データ列として内蔵するメモリ（図示省略）に転
送する。補助データストローブ信号ＳＳがレベル１に変
化したとき変換対象の補助データＤＡが８ビット未満で
ある場合は、例えば最下位ビット方向に詰めて上記メモ
リに転送し、補助データＤＡの取込処理を終了する。次
に、上記メモリに取込んだ文字データ列を表示装置３に
供給し、表示する。このように、補助データの先頭から
８ビット毎に、文字数の情報，文字，文字，…と続くデ
ータを解読・表示できる。
【００１７】一方、補助データにより文字情報を転送す
る方法として、補助データの最後の８ビットが文字情報
の文字数を表し、その前の１バイト（８ビット）毎に１
文字を表す「後詰」と呼ばれる方法がある。上述の従来
の第１の補助データ処理回路ではこの後詰方法には対応
できない。この理由は、文字データはバイトすなわち８
の倍数のビット数で表現されるが、各フレームの補助デ
ータのビット数が常に８の倍数であるとは限らない。し
たがって、この文字情報転送方法を適用した補助データ
には、先頭部分に文字データとは異なる８ビット未満の
不要データが存在する可能性がある。このような補助デ
ータを従来の補助データ処理回路に供給した場合、文字
出力制御回路２は最後の１バイトのデータから文字数を
検出する必要があるが、補助データのビット数が８の倍
数でない場合は、最後の８ビットのどのビットまでが有
効なデータであるかの判断できないため、正しく文字を
表示することができない。
る方法として、補助データの最後の８ビットが文字情報
の文字数を表し、その前の１バイト（８ビット）毎に１
文字を表す「後詰」と呼ばれる方法がある。上述の従来
の第１の補助データ処理回路ではこの後詰方法には対応
できない。この理由は、文字データはバイトすなわち８
の倍数のビット数で表現されるが、各フレームの補助デ
ータのビット数が常に８の倍数であるとは限らない。し
たがって、この文字情報転送方法を適用した補助データ
には、先頭部分に文字データとは異なる８ビット未満の
不要データが存在する可能性がある。このような補助デ
ータを従来の補助データ処理回路に供給した場合、文字
出力制御回路２は最後の１バイトのデータから文字数を
検出する必要があるが、補助データのビット数が８の倍
数でない場合は、最後の８ビットのどのビットまでが有
効なデータであるかの判断できないため、正しく文字を
表示することができない。
【００１８】従来、このような後詰文字情報転送方法を
適用した補助データに対応するためには、補助データ内
の有効なビット数を検出し、補助データのバイト境界を
変更するバイト境界変換回路が必要であった。
適用した補助データに対応するためには、補助データ内
の有効なビット数を検出し、補助データのバイト境界を
変更するバイト境界変換回路が必要であった。
【００１９】従来の第２の補助データ処理回路を図６と
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図１０を参照すると、この従来の第２
の補助データ処理回路と上述の従来の第１の補助データ
処理回路との相違点は、伸長回路１からの補助データＤ
Ａ，ストローブ信号ＳＳ，クロックＣＤの供給に応答し
てバイト境界を変換した変換補助データＡＣを出力する
バイト境界変換回路５を備えることである。
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図１０を参照すると、この従来の第２
の補助データ処理回路と上述の従来の第１の補助データ
処理回路との相違点は、伸長回路１からの補助データＤ
Ａ，ストローブ信号ＳＳ，クロックＣＤの供給に応答し
てバイト境界を変換した変換補助データＡＣを出力する
バイト境界変換回路５を備えることである。
【００２０】バイト境界変換回路５の構成を示す図１０
を参照すると、このバイト境界変換回路５は、クロック
ＣＤの供給に応答してシリアルデータである補助データ
ＤＡを直並列変換し８ビットのパラレル補助データＤＰ
を出力する直並列変換回路５１と、パラレル補助データ
ＤＰを格納するメモリ５２と、補助データストローブ信
号ＳＳの立下り（前縁）でリセットされクロックＣＤを
計数して計数値Ｎを出力するカウンタ５３と、補助デー
タストローブ信号ＳＳのレベルに応答してメモリ５２の
書込読出制御用のライト信号ＳＷおよびリード信号ＳＲ
の出力制御を行う制御回路５４と、メモリ５２の読出デ
ータＲＤを計数値Ｎの下位３ビット値にしたがってシフ
トし変換補助データＡＣを出力するシフタ５５とを備え
る。
を参照すると、このバイト境界変換回路５は、クロック
ＣＤの供給に応答してシリアルデータである補助データ
ＤＡを直並列変換し８ビットのパラレル補助データＤＰ
を出力する直並列変換回路５１と、パラレル補助データ
ＤＰを格納するメモリ５２と、補助データストローブ信
号ＳＳの立下り（前縁）でリセットされクロックＣＤを
計数して計数値Ｎを出力するカウンタ５３と、補助デー
タストローブ信号ＳＳのレベルに応答してメモリ５２の
書込読出制御用のライト信号ＳＷおよびリード信号ＳＲ
の出力制御を行う制御回路５４と、メモリ５２の読出デ
ータＲＤを計数値Ｎの下位３ビット値にしたがってシフ
トし変換補助データＡＣを出力するシフタ５５とを備え
る。
【００２１】図１０を参照して動作について説明する
と、直並列変換回路５１はクロックＣＤの供給に応答し
て入力した補助データＤＡを８ビット毎に直並列変換し
８ビットのパラレル補助データをメモリ５２に格納す
る。メモリ５２の所要メモリ容量は１フレーム分の最大
の補助データビット数を十分格納可能な容量値である必
要がある。カウンタ５３は供給を受けたクロックＣＤの
数を計数し計数値Ｎを出力する。カウンタ５３はストロ
ーブ信号ＳＳの立下り前縁でリセットされ計数値Ｎは０
になる。制御回路５４はストローブ信号ＳＳのレベル０
のとき、直並列変換回路５１の１バイトの出力毎にライ
ト信号ＳＷを出力する。また、ストローブ信号ＳＳがレ
ベル１になったとき、直並列変換回路５１に補助データ
ＤＡが残存しているならばこのデータＤＡの各ビットを
最上位ビット方向に詰め、この結果８ビットに満たず不
足したビットには０を代入してメモリ５２に格納し、制
御回路５４はライト信号ＳＷを出力する。次に、計数値
Ｎで示すビット数のデータをメモリ５２から読出すため
に１バイト毎にリード信号ＳＲを出力する。シフタ５５
はメモリ５２からリードしたデータＲＤを計数値Ｎの下
位３ビット値にしたがってシフトすることにより、８ビ
ット単位にバイト境界を変換した変換補助データＡＣを
出力する。
と、直並列変換回路５１はクロックＣＤの供給に応答し
て入力した補助データＤＡを８ビット毎に直並列変換し
８ビットのパラレル補助データをメモリ５２に格納す
る。メモリ５２の所要メモリ容量は１フレーム分の最大
の補助データビット数を十分格納可能な容量値である必
要がある。カウンタ５３は供給を受けたクロックＣＤの
数を計数し計数値Ｎを出力する。カウンタ５３はストロ
ーブ信号ＳＳの立下り前縁でリセットされ計数値Ｎは０
になる。制御回路５４はストローブ信号ＳＳのレベル０
のとき、直並列変換回路５１の１バイトの出力毎にライ
ト信号ＳＷを出力する。また、ストローブ信号ＳＳがレ
ベル１になったとき、直並列変換回路５１に補助データ
ＤＡが残存しているならばこのデータＤＡの各ビットを
最上位ビット方向に詰め、この結果８ビットに満たず不
足したビットには０を代入してメモリ５２に格納し、制
御回路５４はライト信号ＳＷを出力する。次に、計数値
Ｎで示すビット数のデータをメモリ５２から読出すため
に１バイト毎にリード信号ＳＲを出力する。シフタ５５
はメモリ５２からリードしたデータＲＤを計数値Ｎの下
位３ビット値にしたがってシフトすることにより、８ビ
ット単位にバイト境界を変換した変換補助データＡＣを
出力する。
【００２２】一例として、補助データＤＡのビット数が
１３ビットならば計数値Ｎの下位３ビットの値は３にな
る。すなわち、１フレームのビット数は、上述のように
８ビットの倍数なので、８ｎ−１３のモジュロ８の剰余
は３になるからである（ｎは任意の整数）。バイト境界
変換回路５に入力される補助データＤＡを、図８に示す
ように、ｂ０…ｂ１２とすると、最初のリード信号ＳＲ
によりシフタ５５には補助データＤＡのうち下位ビット
ｂ０…ｂ７が入力される。シフタ５５は上位ビットすな
わちｂ７方向に３ビットシフトして０，０，０，０，ｂ
０，…ｂ４の８ビットを変換補助データＡＣとして出力
する。補助データＤＡの残りの下位ビットｂ５，ｂ６，
ｂ７はシフタ５５の内部に記憶しておく。次のリード信
号ＳＲにより、シフタ５５には補助データＤＡの上位ビ
ットｂ８，…ｂ１２，０，０，０，０が入力されるので
最下位ビット方向に３ビット分シフトし、上位３ビット
には記憶してあるｂ５，ｂ６，ｂ７を代入し変換補助デ
ータＡＣとして出力する。この処理によって、バイト境
界変換回路５は補助データＤＡを後詰の８の倍数のビッ
ト数の変換補助データＡＣに変換する。
１３ビットならば計数値Ｎの下位３ビットの値は３にな
る。すなわち、１フレームのビット数は、上述のように
８ビットの倍数なので、８ｎ−１３のモジュロ８の剰余
は３になるからである（ｎは任意の整数）。バイト境界
変換回路５に入力される補助データＤＡを、図８に示す
ように、ｂ０…ｂ１２とすると、最初のリード信号ＳＲ
によりシフタ５５には補助データＤＡのうち下位ビット
ｂ０…ｂ７が入力される。シフタ５５は上位ビットすな
わちｂ７方向に３ビットシフトして０，０，０，０，ｂ
０，…ｂ４の８ビットを変換補助データＡＣとして出力
する。補助データＤＡの残りの下位ビットｂ５，ｂ６，
ｂ７はシフタ５５の内部に記憶しておく。次のリード信
号ＳＲにより、シフタ５５には補助データＤＡの上位ビ
ットｂ８，…ｂ１２，０，０，０，０が入力されるので
最下位ビット方向に３ビット分シフトし、上位３ビット
には記憶してあるｂ５，ｂ６，ｂ７を代入し変換補助デ
ータＡＣとして出力する。この処理によって、バイト境
界変換回路５は補助データＤＡを後詰の８の倍数のビッ
ト数の変換補助データＡＣに変換する。
【００２３】
【発明が解決しようとする課題】上述した従来の第１の
補助データ処理回路は、補助データの最後の８ビットが
文字情報の文字数を表し、その前の１バイト（８ビッ
ト）毎に１文字を表す後詰文字情報転送方法には適用不
可能であるという欠点があった。
補助データ処理回路は、補助データの最後の８ビットが
文字情報の文字数を表し、その前の１バイト（８ビッ
ト）毎に１文字を表す後詰文字情報転送方法には適用不
可能であるという欠点があった。
【００２４】上記後詰文字情報転送方法に適用可能とし
た従来の第２の補助データ処理回路は、後詰文字情報の
１バイト単位にバイト境界を変換するバイト境界変換回
路を必要とするので、回路規模が大きくなり、価格の上
昇要因となるという欠点があった。
た従来の第２の補助データ処理回路は、後詰文字情報の
１バイト単位にバイト境界を変換するバイト境界変換回
路を必要とするので、回路規模が大きくなり、価格の上
昇要因となるという欠点があった。
【００２５】
【課題を解決するための手段】本発明の補助データ処理
回路は、外部信号源から１フレーム分が予め定めた第１
の数の整数倍の第２の数のビットから成り第３の数のビ
ットから成る所定のヘッダ情報および主情報である音声
情報とに続いて前記第２および第３の数の差分である第
４の数のビットから成る補助データとを含むビット列で
あるビットストリームを読出すリードクロックを発生す
るクロック発生回路と、前記リードクロックの供給に応
答して前記ビットストリームの先頭を検出し同期検出信
号を出力する同期検出回路と、前記同期検出信号の供給
に応答して前記ビットストリームから前記補助データを
抽出するとともにこの補助データの同期用の補助データ
クロックを発生し前記補助データとこの補助データクロ
ックとをともに出力する補助データ抽出手段とを備える
補助データ処理回路において、前記補助データ抽出手段
が、前記ビットストリームの先頭から前記補助データの
開始位置までのビット数から前記第４の数を算出しこの
第４の数を前記第１の数で除算したときの剰余と前記第
１の数との差分に等しい第５の数の分前記リードクロッ
クをマスクして前記ビットストリームの読込みを停止す
るリードクロックマスク手段を備え、このビットストリ
ームの読込み停止期間中も前記補助データクロックを出
力することを特徴とするものである。
回路は、外部信号源から１フレーム分が予め定めた第１
の数の整数倍の第２の数のビットから成り第３の数のビ
ットから成る所定のヘッダ情報および主情報である音声
情報とに続いて前記第２および第３の数の差分である第
４の数のビットから成る補助データとを含むビット列で
あるビットストリームを読出すリードクロックを発生す
るクロック発生回路と、前記リードクロックの供給に応
答して前記ビットストリームの先頭を検出し同期検出信
号を出力する同期検出回路と、前記同期検出信号の供給
に応答して前記ビットストリームから前記補助データを
抽出するとともにこの補助データの同期用の補助データ
クロックを発生し前記補助データとこの補助データクロ
ックとをともに出力する補助データ抽出手段とを備える
補助データ処理回路において、前記補助データ抽出手段
が、前記ビットストリームの先頭から前記補助データの
開始位置までのビット数から前記第４の数を算出しこの
第４の数を前記第１の数で除算したときの剰余と前記第
１の数との差分に等しい第５の数の分前記リードクロッ
クをマスクして前記ビットストリームの読込みを停止す
るリードクロックマスク手段を備え、このビットストリ
ームの読込み停止期間中も前記補助データクロックを出
力することを特徴とするものである。
【００２６】
【実施例】次に、本発明の実施例を図６と共通の構成要
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例の補助デ
ータ処理回路は、従来と共通の文字出力制御回路２と、
表示装置３と、伸長回路１の代りに従来と共通の構成要
素１１〜１５に加えて、さらに同期検出信号Ｓの入力時
刻からのクロックＣＫのパルス数による設定期間クロッ
クＣＰをマスクしクロックＣＱとして出力するクロック
マスク回路１６を備える伸長回路１Ａを備える。
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例の補助デ
ータ処理回路は、従来と共通の文字出力制御回路２と、
表示装置３と、伸長回路１の代りに従来と共通の構成要
素１１〜１５に加えて、さらに同期検出信号Ｓの入力時
刻からのクロックＣＫのパルス数による設定期間クロッ
クＣＰをマスクしクロックＣＱとして出力するクロック
マスク回路１６を備える伸長回路１Ａを備える。
【００２７】次に、図１を参照して本実施例の動作につ
いて説明すると、従来と同様に、同期検出回路１１はビ
ットストリームＢから検出した同期検出信号Ｓを出力す
る。アンパック回路１３はクロックＣＫの出力および同
期検出信号Ｓの供給に応答して圧縮音声情報Ｐを抽出し
信号処理回路１２に出力する。信号処理回路１２は圧縮
音声情報Ｐを処理し音声信号ＡＦを出力する。補助デー
タインタフェイス１４は補助データ開始信号ＳＡの供給
に応答してストローブ信号ＳＳ，クロックＣＤ，ＣＰを
出力する。
いて説明すると、従来と同様に、同期検出回路１１はビ
ットストリームＢから検出した同期検出信号Ｓを出力す
る。アンパック回路１３はクロックＣＫの出力および同
期検出信号Ｓの供給に応答して圧縮音声情報Ｐを抽出し
信号処理回路１２に出力する。信号処理回路１２は圧縮
音声情報Ｐを処理し音声信号ＡＦを出力する。補助デー
タインタフェイス１４は補助データ開始信号ＳＡの供給
に応答してストローブ信号ＳＳ，クロックＣＤ，ＣＰを
出力する。
【００２８】クロックマスク回路１６は同期検出信号Ｓ
の入力時刻からクロックＣＫのパルス数により定まる期
間、クロックＣＰをマスクしてクロックＣＱとして出力
する。ＯＲ回路１５はクロックＣＫ，ＣＱの論理和信号
をクロックＣＲとして出力する。文字出力制御回路２は
補助データＤＡの供給を受け、表示装置３に文字データ
ＤＣを出力する。表示装置３は、文字データＤＣにした
がって文字を表示する。
の入力時刻からクロックＣＫのパルス数により定まる期
間、クロックＣＰをマスクしてクロックＣＱとして出力
する。ＯＲ回路１５はクロックＣＫ，ＣＱの論理和信号
をクロックＣＲとして出力する。文字出力制御回路２は
補助データＤＡの供給を受け、表示装置３に文字データ
ＤＣを出力する。表示装置３は、文字データＤＣにした
がって文字を表示する。
【００２９】クロックマスク回路１６の構成をブロック
で示す図２を参照すると、このクロックマスク回路１６
は、同期検出信号Ｓにより０にリセットされクロックＣ
Ｋを計数し計数値ＮＫを出力する３ビットのカウンタ６
１と、補助データ開始信号ＳＡの供給に応答して計数値
ＮＫを設定値ＮＫとして入力しクロックＣＰにより減算
し０の次は７に戻る計数値ＮＪを出力するカウンタ６２
と、計数値ＮＪが７になるとボロー検出信号ＤＢを出力
するボロー検出回路６３と、補助データ開始信号ＳＡの
供給に応答してマスク信号Ｍをセットしボロー検出信号
ＤＢの供給に応答してマスク信号ＭをリセットするＲＳ
型のフリップフロップ６４と、マスク信号Ｍがセットさ
れているときクロックＣＰを強制的に０にしてクロック
ＣＱとして出力するマスク回路６５とを備える。
で示す図２を参照すると、このクロックマスク回路１６
は、同期検出信号Ｓにより０にリセットされクロックＣ
Ｋを計数し計数値ＮＫを出力する３ビットのカウンタ６
１と、補助データ開始信号ＳＡの供給に応答して計数値
ＮＫを設定値ＮＫとして入力しクロックＣＰにより減算
し０の次は７に戻る計数値ＮＪを出力するカウンタ６２
と、計数値ＮＪが７になるとボロー検出信号ＤＢを出力
するボロー検出回路６３と、補助データ開始信号ＳＡの
供給に応答してマスク信号Ｍをセットしボロー検出信号
ＤＢの供給に応答してマスク信号ＭをリセットするＲＳ
型のフリップフロップ６４と、マスク信号Ｍがセットさ
れているときクロックＣＰを強制的に０にしてクロック
ＣＱとして出力するマスク回路６５とを備える。
【００３０】図２および説明の便宜上補助データＤＡの
ビット数を１３とした場合の各信号波形をタイムチャー
トで示す図３を参照して動作について説明すると、この
クロックマスク回路１６は補助データ開始信号ＳＡの入
力時のカウンタ６１の計数値すなわちカウンタ６２の設
定値ＮＫから補助データＤＡのビット数の８の倍数から
の不足分を検出し、この間クロックＣＰを０にマスクし
てクロックＣＱとして出力する。外部装置リード用のク
ロックＣＲのレベルは０となるためビットストリームＢ
の供給は停止されるが、補助データ用のクロックＣＤは
出力されるので、このクロックＣＤの数は８の倍数にな
る。すなわち、計数値ＮＫがｍならば、補助データＤＡ
のビット数は８の倍数に対しｍ＋１不足していることを
示す。例えば、補助データＤＡのビット数が８の倍数＋
５の場合は、上記不足分は３であるので設定値ＮＫは２
となるが、このときクロックマスク回路１６は以下のよ
うに動作する。
ビット数を１３とした場合の各信号波形をタイムチャー
トで示す図３を参照して動作について説明すると、この
クロックマスク回路１６は補助データ開始信号ＳＡの入
力時のカウンタ６１の計数値すなわちカウンタ６２の設
定値ＮＫから補助データＤＡのビット数の８の倍数から
の不足分を検出し、この間クロックＣＰを０にマスクし
てクロックＣＱとして出力する。外部装置リード用のク
ロックＣＲのレベルは０となるためビットストリームＢ
の供給は停止されるが、補助データ用のクロックＣＤは
出力されるので、このクロックＣＤの数は８の倍数にな
る。すなわち、計数値ＮＫがｍならば、補助データＤＡ
のビット数は８の倍数に対しｍ＋１不足していることを
示す。例えば、補助データＤＡのビット数が８の倍数＋
５の場合は、上記不足分は３であるので設定値ＮＫは２
となるが、このときクロックマスク回路１６は以下のよ
うに動作する。
【００３１】まず、補助データ開始信号ＳＡの供給に応
答して設定値ＮＫ＝２がカウンタ６２に設定され、カウ
ンタ６２は計数値ＮＪをクロックＣＰの入力毎に減算
し、３回減算するとこの計数値ＮＪは７になる。この間
マスク回路６５はクロックＣＰを強制的にレベル０に保
持してクロックＣＱとして出力する。この間、ビットス
トリームＢの供給は停止されるが、クロックＣＤおよび
これに同期した補助データＤＡの出力は継続され、結果
としてクロックＣＤの数は８の倍数になる。このときク
ロックＣＤの最初の３クロックの間は出力される補助デ
ータＤＡの値は同一となる。また、上記設定値ＮＫが７
の場合は上記不足分は０、すなわち補助データＤＡのビ
ット数が８の倍数であるので、クロックＣＰはマスクさ
れることなくそのままクロックＣＱとして出力される。
この場合は当然クロックＣＤのクロック数も８の倍数で
ある。
答して設定値ＮＫ＝２がカウンタ６２に設定され、カウ
ンタ６２は計数値ＮＪをクロックＣＰの入力毎に減算
し、３回減算するとこの計数値ＮＪは７になる。この間
マスク回路６５はクロックＣＰを強制的にレベル０に保
持してクロックＣＱとして出力する。この間、ビットス
トリームＢの供給は停止されるが、クロックＣＤおよび
これに同期した補助データＤＡの出力は継続され、結果
としてクロックＣＤの数は８の倍数になる。このときク
ロックＣＤの最初の３クロックの間は出力される補助デ
ータＤＡの値は同一となる。また、上記設定値ＮＫが７
の場合は上記不足分は０、すなわち補助データＤＡのビ
ット数が８の倍数であるので、クロックＣＰはマスクさ
れることなくそのままクロックＣＱとして出力される。
この場合は当然クロックＣＤのクロック数も８の倍数で
ある。
【００３２】以上の処理により文字出力制御回路２に供
給される補助データＤＡは、最初の８ビットがｘ，ｘ，
ｘ，ｂ０，ｂ１，ｂ２，ｂ３，ｂ４、次の８ビットがｂ
５，ｂ６，ｂ７，ｂ８，ｂ９，ｂ１０，ｂ１１，ｂ１２
のように後詰になる（ｘは不定値を表す）。この結果、
文字出力制御回路２が最後に受け取る８ビットは必ず有
効値を持つようになる。
給される補助データＤＡは、最初の８ビットがｘ，ｘ，
ｘ，ｂ０，ｂ１，ｂ２，ｂ３，ｂ４、次の８ビットがｂ
５，ｂ６，ｂ７，ｂ８，ｂ９，ｂ１０，ｂ１１，ｂ１２
のように後詰になる（ｘは不定値を表す）。この結果、
文字出力制御回路２が最後に受け取る８ビットは必ず有
効値を持つようになる。
【００３３】次に、本発明の第２の実施例を図１と共通
の構成要素には共通の参照文字／数字を付して同様にブ
ロックで示す図４を参照すると、この図に示す本実施例
の前述の第１の実施例との相違点は、伸長回路１Ｂが、
選択信号Ｔに応答してクロックＣＰ，ＣＱのいずれか一
方を選択してクロックＣＴとしてクロックＣＱの代りに
ＯＲ回路１５に供給するセレクタ１７を備えことであ
る。
の構成要素には共通の参照文字／数字を付して同様にブ
ロックで示す図４を参照すると、この図に示す本実施例
の前述の第１の実施例との相違点は、伸長回路１Ｂが、
選択信号Ｔに応答してクロックＣＰ，ＣＱのいずれか一
方を選択してクロックＣＴとしてクロックＣＱの代りに
ＯＲ回路１５に供給するセレクタ１７を備えことであ
る。
【００３４】これにより、第１の実施例の動作と従来の
第１の補助データ処理回路の動作とを任意に切替ること
ができる。
第１の補助データ処理回路の動作とを任意に切替ること
ができる。
【００３５】
【発明の効果】以上説明したように、本発明の補助デー
タ処理回路は、補助データ抽出手段が補助データが所定
のバイト境界で終了するようにリードクロックをマスク
してビットストリームの読込みを停止するとともに、こ
のビットストリームの読込み停止期間中も補助データク
ロックを出力することによりバイト境界を変更して補助
データを出力するので、バイト境界変換回路が不要とな
り、回路規模および価格の低減を可能とするという効果
がある。
タ処理回路は、補助データ抽出手段が補助データが所定
のバイト境界で終了するようにリードクロックをマスク
してビットストリームの読込みを停止するとともに、こ
のビットストリームの読込み停止期間中も補助データク
ロックを出力することによりバイト境界を変更して補助
データを出力するので、バイト境界変換回路が不要とな
り、回路規模および価格の低減を可能とするという効果
がある。
【００３６】
【発明の効果】以上説明したように、本発明の補助デー
タ処理回路は、補助データ抽出手段が補助データが所定
のバイト境界で終了するようにダミーデータの付加用の
ダミークロックを補助データクロックに追加することに
よりバイト境界を変更して補助データを出力するので、
バイト境界変換回路が不要となり、回路規模および価格
の低減を可能とするという効果がある。
タ処理回路は、補助データ抽出手段が補助データが所定
のバイト境界で終了するようにダミーデータの付加用の
ダミークロックを補助データクロックに追加することに
よりバイト境界を変更して補助データを出力するので、
バイト境界変換回路が不要となり、回路規模および価格
の低減を可能とするという効果がある。
【図１】本発明の補助データ処理回路の第１の実施例を
示すブロック図である。
示すブロック図である。
【図２】本実施例のクロックマスク回路の構成を示すブ
ロック図である。
ロック図である。
【図３】本実施例の補助データ処理回路における動作の
一例を示すタイムチャートである。
一例を示すタイムチャートである。
【図４】本発明の補助データ処理回路の第２の実施例を
示すブロック図である。
示すブロック図である。
【図５】ＭＰＥＧオーディオレイヤ２方式のフレームの
フォーマットを示す図である。
フォーマットを示す図である。
【図６】従来の第１の補助データ処理回路の一例を示す
ブロック図である。
ブロック図である。
【図７】補助データインタフェイスの構成を示すブロッ
ク図である。
ク図である。
【図８】従来の補助データ処理回路の動作を示すタイム
チャートである。
チャートである。
【図９】従来の第２の補助データ処理回路の一例を示す
ブロック図である。
ブロック図である。
【図１０】バイト境界変換回路の構成を示すブロック図
である。
である。
１，１Ａ，１Ｂ 伸長回路 ２ 文字出力制御回路 ３ 表示装置 ５ バイト境界変換回路 １１ 同期検出回路 １２ 信号処理回路 １３ アンパック回路 １４ 補助データインタフェイス １５ ＯＲ回路 １６ クロックマスク回路 １７ セレクタ ４１，６４ フリップフロップ ４２，４３ クロック生成回路 ５１ 直並列変換回路 ５２ メモリ ５３，６１，６２ カウンタ ５４ 制御回路 ５５ シフタ ６３ ボロー検出回路 ６５ マスク回路
Claims (4)
- 【請求項１】 外部信号源から１フレーム分が予め定め
た第１の数の整数倍の第２の数のビットから成り第３の
数のビットから成る所定のヘッダ情報および主情報であ
る音声情報とに続いて前記第２および第３の数の差分で
ある第４の数のビットから成る補助データとを含むビッ
ト列であるビットストリームを読出すリードクロックを
発生するクロック発生回路と、前記リードクロックの供
給に応答して前記ビットストリームの先頭を検出し同期
検出信号を出力する同期検出回路と、前記同期検出信号
の供給に応答して前記ビットストリームから前記補助デ
ータを抽出するとともにこの補助データの同期用の補助
データクロックを発生し前記補助データとこの補助デー
タクロックとをともに出力する補助データ抽出手段とを
備える補助データ処理回路において、 前記補助データ抽出手段が、前記ビットストリームの先
頭から前記補助データの開始位置までのビット数から前
記第４の数を算出しこの第４の数を前記第１の数で除算
したときの剰余と前記第１の数との差分に等しい第５の
数の分前記リードクロックをマスクして前記ビットスト
リームの読込みを停止するリードクロックマスク手段を
備え、このビットストリームの読込み停止期間中も前記
補助データクロックを出力することを特徴とする補助デ
ータ処理回路。 - 【請求項２】 前記補助データ抽出手段が、前記同期検
出信号の供給に応答して第１のリードクロックを発生し
て前記ビットストリームから前記音声情報を抽出しこの
音声情報の終了位置を検出して補助データ開始信号を出
力するとともに前記第１のリードクロックを停止するア
ンパック回路と、 前記同期検出信号の供給に応答して初期化され前記補助
データ開始信号の供給に応答して第２のリードクロック
および前記補助データクロックを発生する補助データク
ロック発生回路とを備え、 前記リードクロックマスク手段が、前記第１の数を最大
計数値とし前記同期検出信号の供給に応答して初期化さ
れ前記第１のリードクロックを計数して第１の計数値を
出力する第１のカウンタと、 前記第１の数を最大計数値とし前記補助データ開始信号
の供給に応答して前記第１の計数値に初期設定され前記
第２のリードクロックをダウン計数する第２のカウンタ
と、 前記補助データ開始信号の供給に応答して初期化され前
記第２のカウンタのオーバフロー信号の供給に応答して
真偽の状態を反転しマスク信号を出力するフリップフロ
ップ回路と、 前記マスク信号と前記第２のリードクロックとの組合せ
論理を演算し前記状態の真偽の各々に対応して前記第２
のリードクロックおよび非アクティブレベルのいずれか
一方を第３のリードクロックとして出力するマスク回路
とを備えるクロックマスク回路と、 前記第１のリードクロックと前記第３のリードクロック
との論理和を前記リードクロックとして出力する論理和
回路とを備えることを特徴とする請求項１の補助データ
処理回路。 - 【請求項３】 前記第１の数が８であることを特徴とす
る請求項１記載の補助データ処理回路。 - 【請求項４】 前記リードクロックマスク手段が、前記
第２のリードクロックと前記第３のリードクロックとの
いずれか一方を選択して選択リードクロックを出力する
選択回路をさらに備え、 前記論理和回路が、前記第１のリードクロックと前記選
択リードクロックとの論理和を出力することを特徴とす
る請求項２のデータ補助データ処理回路。備えることを
特徴とする請求項１記載の補助データ処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095255A JP2757818B2 (ja) | 1995-04-20 | 1995-04-20 | 補助データ処理回路 |
| US08/633,193 US5768281A (en) | 1995-04-20 | 1996-04-16 | Ancillary data processing circuit for audio decoding system |
| EP96106008A EP0739100A3 (en) | 1995-04-20 | 1996-04-17 | Ancillary data processing circuit for audio decoding system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095255A JP2757818B2 (ja) | 1995-04-20 | 1995-04-20 | 補助データ処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293859A JPH08293859A (ja) | 1996-11-05 |
| JP2757818B2 true JP2757818B2 (ja) | 1998-05-25 |
Family
ID=14132660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7095255A Expired - Fee Related JP2757818B2 (ja) | 1995-04-20 | 1995-04-20 | 補助データ処理回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5768281A (ja) |
| EP (1) | EP0739100A3 (ja) |
| JP (1) | JP2757818B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3043699B2 (ja) * | 1997-11-28 | 2000-05-22 | 埼玉日本電気株式会社 | Ｔｄｍａ−ｔｄｄ方式の基地局同期装置 |
| DE19959038A1 (de) * | 1999-12-08 | 2001-06-28 | Bosch Gmbh Robert | Verfahren zur Dekodierung von digitalen Audiodaten |
| EP1315148A1 (en) * | 2001-11-17 | 2003-05-28 | Deutsche Thomson-Brandt Gmbh | Determination of the presence of ancillary data in an audio bitstream |
| US7106753B2 (en) * | 2002-01-25 | 2006-09-12 | Infineon Technologies, Inc. | Interpolated timing recovery system for communication transceivers |
| KR100562496B1 (ko) * | 2002-12-16 | 2006-03-21 | 삼성전자주식회사 | 리세트 및 클록 재생성 회로를 갖는 반도체 장치, 그것을포함한 고속 디지털 시스템, 그리고 리세트 및 클록재생성 방법 |
| DE602004025688D1 (de) * | 2003-04-22 | 2010-04-08 | Nec Corp | Codeumsetzungsverfahren und einrichtung, programm und aufzeichnungsmedium |
| US7617438B2 (en) * | 2004-04-15 | 2009-11-10 | International Business Machines Corporation | Method and apparatus for supporting checksum offload in partitioned data processing systems |
| US11250867B1 (en) * | 2019-10-08 | 2022-02-15 | Rockwell Collins, Inc. | Incorporating data into a voice signal with zero overhead |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2800538B2 (ja) * | 1992-03-23 | 1998-09-21 | 日本電気株式会社 | 可変長ビット列処理プロセッサ |
| EP0640909B1 (en) * | 1993-07-30 | 2001-05-16 | Texas Instruments Incorporated | Modular audio data processing architecture |
| IT1268195B1 (it) * | 1994-12-23 | 1997-02-21 | Sip | Decodificatore per segnali audio appartenenti a sequenze audiovisive compresse e codificate. |
-
1995
- 1995-04-20 JP JP7095255A patent/JP2757818B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-16 US US08/633,193 patent/US5768281A/en not_active Expired - Fee Related
- 1996-04-17 EP EP96106008A patent/EP0739100A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0739100A3 (en) | 2000-11-08 |
| EP0739100A2 (en) | 1996-10-23 |
| US5768281A (en) | 1998-06-16 |
| JPH08293859A (ja) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5987214A (en) | Apparatus and method for decoding an information page having header information and page data | |
| EP0587324B1 (en) | Data formatting apparatus | |
| JP2757818B2 (ja) | 補助データ処理回路 | |
| US5612979A (en) | Synchronous circuit | |
| EP1158807B1 (en) | Data stream conversion apparatus and method, variable length coded data stream generation apparatus and method, and camera system | |
| JP2961086B2 (ja) | 伝送ビットストリーム記録装置、伝送ビットストリーム再生装置、伝送ビットストリーム記録方法、および伝送ビットストリーム再生方法 | |
| EP0288989B1 (en) | Address generating circuit | |
| MXPA01011505A (es) | Lamacenamiento de articulos de informacion comprimida. | |
| US5295163A (en) | Synchronization method for a run length-limited (1,7)-code, and circuit arrangement for said method | |
| CN1497592A (zh) | 存储受控单元的控制命令的存储媒体 | |
| JP2885108B2 (ja) | オーディオビデオ復号化装置 | |
| JP3991348B2 (ja) | 符号化装置および方法、復号装置および方法、並びに記録媒体 | |
| SK122891A3 (en) | Device for reading of audio signal from medium | |
| JPH052834A (ja) | マルチメデイア情報蓄積方法及び装置 | |
| JPH1042287A (ja) | 伝送装置 | |
| JPS6016772B2 (ja) | 信号伝送方式 | |
| JP3645979B2 (ja) | データ記録送信方法及びデータ記録送信装置 | |
| JP3114542B2 (ja) | 符号化信号復号化装置 | |
| JP3512347B2 (ja) | デジタルデータの符号化方法及び復号化方法 | |
| JP2957432B2 (ja) | デマッピング回路 | |
| KR0152845B1 (ko) | 디지탈 브이씨알의 코드워드 판별 장치 | |
| JP2005223617A (ja) | データ生成装置およびデータ生成方法、並びにプログラムおよびコンピュータ読み取り可能な記憶媒体 | |
| KR20030005315A (ko) | 압축 방법 및 장치, 압축 해제 방법 및 장치, 압축/압축해제 시스템, 기록매체 | |
| JPH03224320A (ja) | 可変長データの抽出回路 | |
| JP2003078873A (ja) | データ多重化装置およびデータ多重化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |
|
| LAPS | Cancellation because of no payment of annual fees |