CN115498982B - 一种上电复位电路、集成电路及芯片 - Google Patents

一种上电复位电路、集成电路及芯片 Download PDF

Info

Publication number
CN115498982B
CN115498982B CN202211451664.0A CN202211451664A CN115498982B CN 115498982 B CN115498982 B CN 115498982B CN 202211451664 A CN202211451664 A CN 202211451664A CN 115498982 B CN115498982 B CN 115498982B
Authority
CN
China
Prior art keywords
circuit
signal
reset
output
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211451664.0A
Other languages
English (en)
Other versions
CN115498982A (zh
Inventor
王志刚
邵志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Benyuan Juneng Technology Co ltd
Original Assignee
Chengdu Benyuan Juneng Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Benyuan Juneng Technology Co ltd filed Critical Chengdu Benyuan Juneng Technology Co ltd
Priority to CN202211451664.0A priority Critical patent/CN115498982B/zh
Publication of CN115498982A publication Critical patent/CN115498982A/zh
Application granted granted Critical
Publication of CN115498982B publication Critical patent/CN115498982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

本发明的一种上电复位电路、集成电路及芯片，包括，电源输入端、具有第一输出端与第二输出端的信号输出端；初级复位电路、起振电路与整形电路；边沿触发器；其中，所述电源输入端用于接入电源Vcc；本发明通过整形电路使起振电路的输出端输出有效时钟信号，可以实现有效时钟信号输出的稳定性，初始电路复位完成后，通过边沿触发器接收到更加稳定的有效时钟信号，从而触发边沿触发器输出复位信号，从而保证芯片的准确运行，本发明可以很大程度的缓解系统复位时时钟信号不稳定的情况。

Description

一种上电复位电路、集成电路及芯片
技术领域
本发明属于集成电路技术领域，涉及芯片设计技术，具体涉及一种上电复位电路、复位方法及芯片。
背景技术
在集成电路领域，数字电路需要用到复位功能，许多芯片都包含上电复位电路(Power-on Reset，POR)，上电复位电路的作用是在系统上电和下电时使数字电路产生复位信号，使模拟和数字模块初始化至预设状态。
电路工作时需要时钟信号进行同步，有些芯片对时钟信号的要求高，有些要求低。对时钟信号要求低的芯片在时钟信号还未稳定时，芯片也可以正常工作；而对于对时钟要求高的芯片，比如系统级芯片SOC或是数字基带处理芯片，若时钟信号还未稳定便开始正常工作，容易导致内部程序跑飞，进而报错，因此，对于高要求的系统级芯片或是数字基带处理芯片，为保证其正常工作时的稳定性，其要求在数字基带处理芯片的复位端进行复位完成进入正常工作前，其对应的时钟信号便处于稳定状态。
芯片的时钟源可使用内部时钟源，即芯片内部的石英晶体振荡器电路，也可使用外部时钟源，即外部时钟通过芯片管脚输入芯片。目前大多数芯片采用低成本的无源晶振与起振电路产生时钟信号，此外，由于片外晶振在芯片上电时，起振电路产生的时钟信号从无到有，振幅从小变大，起振电路产生的时钟信号是从不稳定变稳定的，需要在一定起振时间之后才能输出稳定的时钟信号，而对于常规的数字基带电路，起振电路产生的时钟信号直接传输给数字基带电路，复位信号完成时有很大的概率时钟信号还不稳定（包括时钟信号频率不稳定、幅度大小差异较大、占空比波动范围较大），不稳定的时钟可能导致芯片工作状态的不稳定，这可能造成芯片工作状态错误的风险。现有技术SOC芯片的芯片复位系统及方法存在着芯片工作状态不正确等问题，从而导致整个电路系统的不稳定。
发明内容
为解决上述现有技术问题，本发明提供一种上电复位电路、集成电路及芯片，目的在于在确保数字基带处理芯片在复位完成之前，其时钟信号已经稳定。
为了实现上述目的，本发明采用的技术方案是：
提供一种上电复位电路，其特征在于，包括，
电源输入端、具有第一输出端与第二输出端的信号输出端；
初级复位电路、起振电路与整形电路；
边沿触发器；
其中，所述电源输入端用于接入电源Vcc；
其中，所述起振电路的输出与所述整形电路电连接，整形电路的输出与所述边沿触发器的CLK端电连接，整形电路的输出为第一输出端，所述初级复位电路的输出与边沿触发器的复位端电连接，边沿触发器的输出Q端为第二输出端；
其中，所述起振电路用于产生正弦波时钟信号，整形电路用于把正弦波时钟信号转化为有效时钟信号，所述有效时钟信号可触发边沿触发器，
初级复位电路用于产生初级复位信号并将其传输给复位端，边沿触发器通过信号输出端表示复位信号的状态，复位信号具有复位开始信号与复位准备信号；且满足，
初级复位电路复位完成且CLK端接收到有效时钟信号，则边沿触发器的输出端为复位开始信号，否则边沿触发器的输出端为复位准备信号。
优选的，边沿触发器为D触发器；
整形电路的输出端与边沿触发器的CLK端反相电连接，D触发器的D端与电源输入端电连接；
信号输出端为高电平表示复位开始信号，信号输出端为低电平表示复位准备信号，初级复位电路复位完成且CLK端接收有效时钟信号，信号输出端可处于高电平状态，否则信号输出端处于低电平状态。
优选的，整形电路具有n个串联的反相器，n为不小于1的整数；
其中，起振电路的输出端与整形电路中的第一个反相器的输入端电连接，整形电路中最后一个反相器的输出端与边沿触发器的CLK端反相电连接。
优选的，具有与非门和m个初级复位电路，m为不小于1的整数；
初级复位电路的输出端和与非门的输入端电连接，与非门的输出端通过一个反相器与复位端反相电连接；
其中，所述反相电连接用于使高电平变为低电平，使低电平变为高电平。
优选的，具有占空比检测电路，占空比检测电路用于检测有效时钟信号的占空比值，且满足，
若占空比值不在允许范围内，起振电路输出固定高电平信号或固定低电平信号，若占空比值在允许范围内，起振电路输出有效时钟信号。
优选的，占空比检测电路具有峰值检测模块、比较模块与使能模块；
其中，峰值检测模块与起振电路的输出电连接，峰值检测模块的输出与比较模块电连接，比较模块的输出与使能模块电连接，整形电路的输出与使能模块电连接，使能模块的输出与CLK端电连接；
其中，峰值检测模块用于检测起振电路输出信号的电压峰值，比较模块用于比较所述电压峰值与参考值的大小，使能模块用于使起振电路输出有效时钟信号或固定高电平信号或固定低电平信号；
其中，参考值与占空比值呈正相关。
优选的，若电压峰值大于参考值，比较模块输出第一信号，使能模块接收第一信号后输出有效时钟信号；
若电压峰值小于参考值，比较模块输出第二信号，使能模块接收第二信号后输出固定高电平信号或固定低电平信号。
优选的，
参考值具有第一参考值与第二参考值，所述第一参考值小于所述第二参考值；
若电压峰值大于第一参考值且小于第二参考值，比较模块输出第一信号，使能模块输出有效时钟信号；若电压峰值小于第一参考值或大于第二参考值，比较模块输出第二信号，使能模块输出固定高电平信号或固定低电平信号。
一种集成电路，其特征在于，包括，
所述的一种上电复位电路；
目标电路；
其中，所述目标电路与上电复位电路电连接，第一输出端用于给目标电路提供时钟信号，第二输出端用于给目标电路提供复位信号。
一种芯片，其特征在于，包括，
所述的一种上电复位电路。
本发明的有益效果体现在，提供一种上电复位电路、集成电路及芯片。本发明通过设计一种上电复位电路，边沿触发器在初级复位电路复位完成后与接收有效时钟信号时，边沿触发器可输出复位开始信号，否则输出复位准备信号。在初始电路复位完成后的前提下，起振电路输出稳定的有效时钟信号给边沿触发器，使信号输出端可以输出复位开始信号，给数字基带电路系统一个复位开始信号，由于只有在时钟信号处于稳定的状态后，其输出的信号才能触发边沿触发器工作，进而使得边沿触发器输出复位信号，保证了接收该复位信号的数字基带电路系统或系统级芯片在复位完成时，与其连接的时钟电路已经处于稳定状态，保证了数字基带电路或系统级芯片的可靠运行。
附图说明
图1为一种上电复位电路逻辑框图；
图2为一种数字基带电路示意图；
图3为上电复位电路示意图；
图4为另一种上电复位电路示意图；
图5为一种时钟信号与信号输出端输出的时序信号示意图；
图6为一种具有占空比检测电路的上电复位电路框图；
图7为一种具有占空比检测电路的上电复位电路示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-图7所示，本发明提供的具体实施例如下：
实施例1：
一种上电复位电路，其特征在于，包括，
电源输入端、具有第一输出端与第二输出端的信号输出端；
初级复位电路、起振电路与整形电路；
边沿触发器；
其中，所述电源输入端用于接入电源Vcc；
其中，所述起振电路的输出与所述整形电路电连接，整形电路的输出与所述边沿触发器的CLK端电连接，整形电路的输出为第一输出端，所述初级复位电路的输出与边沿触发器的复位端电连接，边沿触发器的输出Q端为第二输出端；
其中，所述起振电路用于产生正弦波时钟信号，整形电路用于把正弦波时钟信号转化为有效时钟信号，所述有效时钟信号可触发边沿触发器；
初级复位电路用于产生初级复位信号并将其传输给复位端，边沿触发器通过信号输出端表示复位信号的状态，复位信号具有复位开始信号与复位准备信号；且满足，
初级复位电路复位完成且CLK端接收到有效时钟信号，则边沿触发器的输出端为复位开始信号，否则边沿触发器的输出端为复位准备信号。
上电复位电路广泛应用于集成电路中，传统的上电复位电路主要利用电阻R和电容C组成的RC电路来构成复位电路，利用RC电路中对电容的充电来实现信号的延迟。上电复位从开始复位到复位完成需要一定的时间，在现实应用中，很多芯片与时钟信号高度关联，出于降低芯片成本的考虑，很多芯片厂商都使用无源晶振结合起振电路来产生时钟信号，但是无源晶振产生的时钟信号并不是一开始就稳定，而是经过一段时间后产生的时钟信号才慢慢趋于稳定，当占空比稳定在一个可允许的范围内，时钟信号的幅度在可允许的范围为时，则认为无源晶振产生了稳定的时钟信号。由于无源晶振产生稳定时钟信号的延时性，经常出现复位完成时时钟信号不稳定，或者时钟信号没有传输到工作的电路，此时整体芯片中的电路进入正常工作，此时时钟信号的不稳定或缺失给系统带来了不可忽略的误差，严重者直接影响到系统的可信度。
在一个设置好的数字电路中运行一段程序，程序的运行是根据时钟信号来进行的，程序的准确运行依靠时钟信号的正确转换，初始状态复位完成时，时钟信号促使数字电路工作，但是在起振电路初期时时钟信号的脉宽与占空比变化范围很大，容易出现误触发的现象，比如信号本来应该报一个正常的状态，但是误触发报不正常状态，或者是信号本来应该报是不正常的状态但是误触发后报出正常状态，从而使使程序无法正常运行。特别是在对运行精度要求高的电路或芯片中，产生的误差会被放大很多倍，显然这不是芯片制造商希望看到的。
在本实施例中，如图1所示，提供一种上电复位电路，其特征在于，包括，电源输入端、具有第一输出端与第二输出端的信号输出端；初级复位电路、起振电路与整形电路；边沿触发器；其中，所述电源输入端用于接入电源Vcc；其中，所述起振电路的输出与所述整形电路电连接，整形电路的输出与所述边沿触发器的CLK端电连接，整形电路的输出为第一输出端，所述初级复位电路的输出与边沿触发器的复位端RDN电连接，边沿触发器的输出Q端为第二输出端；其中，所述起振电路用于产生正弦波时钟信号，整形电路用于把正弦波时钟信号转化为有效时钟信号，所述有效时钟信号可触发边沿触发器；初级复位电路用于产生初级复位信号并将其传输给复位端RDN，边沿触发器通过信号输出端表示复位信号的状态，复位信号具有复位开始信号与复位准备信号；且满足，初级复位电路复位完成且CLK端接收到有效时钟信号，则边沿触发器的输出端为复位开始信号，否则边沿触发器的输出端为复位准备信号。
本发明通过设计一种上电复位电路，边沿触发器在接收初级复位完成后，复位端为复位信号后，CLK端接收有效时钟信号后，边沿触发器可输出复位开始信号。如图2所示，其中虚线框内为上电复位电路，主电路为系统级芯片SOC或是数字基带处理芯片，相对于直接把起振电路产生的正弦波时钟信号接入主电路，主电路接收的复位信号时不稳定时钟信号会影响数字基带电路的正常运行，本发明通过整形电路将起振电路的输出转化为有效时钟信号，进一步可以提高有效时钟信号输出的稳定性，初级复位电路复位完成后，边沿触发器接收到有效时钟信号后可触发边沿触发器输出复位开始信号，数字基带电路接收到复位开始信号后开始工作，此时传输给数字基带电路的时钟信号已经趋于达到稳定，从而保证数字基带电路的正常运行。如果数字基带电路接收到复位准备信号则不进入工作状态，直到数字基带电路接收到复位开始信号后开始工作。本发明可以很大程度的缓解主电路复位时其接收的时钟信号不稳定的问题。
实施例2：
在本实施例中，初级复位电路的输出端与复位端RDN电连接，初级复位电路复位完成情况与边沿触发器的复位端RDN同步，即当初级复位电路复位完成，则复位端RDN的信号为已复位信号，在这种情况下边沿触发器可输出复位开始信号与复位准备信号；当初级复位电路复位未完成，则复位端RDN的信号为未复位信号，边沿触发器输出复位准备信号。
当复位端RDN为已复位信号时，有效时钟信号可使边沿触发器边沿触发，从而可以使边沿触发器输出为复位开始信号；当复位端RDN为已复位信号时，无效时钟信号不可使边沿触发器边沿触发，从而使边沿触发器输出为复位准备信号。
本发明通过边沿触发与复位端RDN实现了边沿触发器的智能触发，只有当初级复位电路复位完成后，有效时钟信号才可以触发边沿触发器输出复位开始信号，无效时钟信号不能时触发电路输出端输出复位开始信号。从而保证了时钟信号有效且初级复位完成的情况下向数字基带电路发送复位开始信号，更大程度上保证了数字基带电路的正常运行。
实施例3：
边沿触发器为D触发器；
起振电路的输出端与边沿触发器的CLK端反相电连接，D触发器的D端与电源输入端电连接；
信号输出端为D触发器的Q端，信号输出端为高电平有效；且，
复位端RDN处于复位状态时，信号输出端处于低电平状态；
信号输出端为高电平表示复位开始信号，信号输出端为低电平表示复位准备信号。
在本实施例中，如图3-4所示，图中的DFF表示D触发器，RST表示信号输出端，PowerOn Reset表示初级复位电路，DCXO表示起振电路，边沿触发器为带有复位端RDN的触发电路，触发电路为边沿触发，初级复位电路的输出端与复位端RDN电连接。边沿触发器为D触发器；起振电路的输出端与边沿触发器的CLK端反相电连接，D触发器的D端与电源输入端电连接；信号输出端为D触发器的Q端，信号输出端为高电平有效；且，复位端RDN处于复位状态时，信号输出端处于低电平状态；信号输出端为高电平表示复位开始信号，信号输出端为低电平表示复位准备信号。
复位端RDN复位完成前，起振电路的有效时钟信号不能触发边沿触发器，复位端RDN复位完成后，使信号输出端为低电平状态。当复位端RDN复位完成后，边沿触发器的CLK端接收起振电路的有效时钟信号可以触发边沿触发器，D触发器在时钟信号与D端信号实现使信号输出端的低电平翻转为高电平，信号输出端的复位信号为高电平有效，从而实现了系统的上电复位信号的正确输出。
实施例4：
整形电路具有n个串联的反相器，n为不小于1的整数；
其中，起振电路的输出端与整形电路中的第一个反相器的输入端电连接，整形电路中最后一个反相器的输出端与边沿触发器的CLK端反相电连接。
无源晶体起振电路在初始时间段，起振电路产生的时钟信号频率不稳定，幅度大小也不同，对于逐步变化的时钟信号，会正常触发触发电路，但是在噪音干扰等情况下，起振电路产生的时钟信号存在幅值异常，幅度比较大的波形由于斜率的绝对值较大，容易引起触发电路边缘误触发，使边沿触发器非正常工作，设计一种电路可以有效避免出现误触发是非常有必要的。
在本实施例中，如图3-4所示，整形电路具有2个串联的反相器；其中，起振电路的输出端与整形电路中的第一个反相器的输入端电连接，整形电路中最后一个反相器的输出端与边沿触发器的CLK端反相电连接。无源时钟信号产生器在初始状态，时钟信号有一个从小到大的过程，此时的时钟信号中异常的信号可能会被边沿触发器识别，从而影响边沿触发器的输出，本发明通过在起振电路的输出端与边沿触发器的CLK端之间设置n个反相器，通过反相器对时钟信号进行整形，将不规则波形整形成矩形波，从而使起振电路输出时钟信号更加准确的触发边沿触发器。
实施例5：
具有与非门和m个初级复位电路，m为不小于1的整数；
初级复位电路的输出端和与非门的输入端电连接，与非门的输出端通过一个反相器与复位端反相电连接；
其中，所述反相电连接用于使高电平变为低电平，使低电平变为高电平。
当需要实现的复位模块较多时，则需要有多个初级复位电路，进一步需要在多个初级复位电路都已复位完成的基础上，边沿触发器接收到有效时钟信号触发边沿触发器输出复位开始信号，才能最大程度减少系统运行的错误。
在本实施例中，具有与非门和m个初级复位电路，m为不小于1的整数；初级复位电路的输出端和与非门的输入端电连接，与非门的输出端通过一个反相器与复位端反相电连接；其中，所述反相电连接用于使高电平变为低电平，使低电平变为高电平。
实施例6：
具有占空比检测电路，占空比检测电路用于检测起振电路产生的有效时钟信号的占空比，且满足，
若占空比值不在允许范围内，起振电路输出固定高电平信号或固定低电平信号，若占空比值在允许范围内，起振电路输出有效时钟信号。
无源晶体起振电路在初始时间段产生的正弦波时钟信号的幅度大小不同，经过反相器整形后的矩形波信号的占空比变化较大，此时虽然整形电路产生了有效时钟信号，但是此时由于时钟信号的占空比波动较大，时钟信号不稳定，特别是在复位端RDN为已复位信号时，不稳定的时钟信号也能触发使边沿触发器输出复位开始信号，从而使数字基带电路提前进入工作状态，不稳定的有效时钟信号与信号输出端的时序信号如图5所示，CLK后面的时序信号表示整形电路输出的有效时钟信号，RDN后面的时序信号表示复位端RDN的时序信号，Q后面的时序信号表示信号输出端的时序信号。不稳定的时钟信号会给数字基带电路带来不可忽略的误差，影响芯片内其他部件的正常运行及反应时间，对程序的正常运行有很大的影响，甚至造成系统出现严重的误判。
在本实施例中，具有占空比检测电路，占空比检测电路用于检测起振电路产生的有效时钟信号的占空比，且满足，若占空比值不在允许范围内，起振电路输出固定高电平信号或固定低电平信号，若占空比值在允许范围内，起振电路输出有效时钟信号。在本实施例中，占空比可取值为45%-55%。
实施例7：
占空比检测电路具有峰值检测模块、比较模块与使能模块；
其中，峰值检测模块与起振电路的输出电连接，峰值检测模块的输出与比较模块电连接，比较模块的输出与使能模块电连接，整形电路的输出与使能模块电连接，使能模块的输出与CLK电连接；
其中，峰值检测模块用于检测起振电路输出信号的电压峰值，比较模块用于比较所述电压峰值与参考值的大小，使能模块用于使起振电路输出有效时钟信号或固定高电平信号或固定低电平信号；
其中，参考值与占空比值呈正相关。
若电压峰值大于参考值，比较模块输出第一信号，使能模块接收第一信号后使时钟产生模块输出有效时钟信号；
若电压峰值小于参考值，比较模块输出第二信号，使能模块接收第二信号后使时钟产生模块输出固定高电平信号或固定低电平信号。
在本实施例中，一种具有占空比检测电路的上电复位电路框图如图6所示，具有占空比检测电路，占空比检测电路具有峰值检测模块、比较模块与使能模块；其中，峰值检测模块与起振电路的输出电连接，峰值检测模块的输出与比较模块电连接，比较模块的输出与使能模块电连接，整形电路的输出与使能模块电连接，使能模块的输出与CLK电连接；整形电路用于将正弦波时钟信号转化为矩形波时钟信号。
在本实施例中，比较模块用于比较所述电压峰值与参考值的大小，使能模块用于使起振电路输出有效时钟信号或固定高电平信号或固定低电平信号；参考值与占空比值呈正相关，且参考值与占空比值一一对应，在一种实施例中，若设置占空比值为50%，与之对应的参考值为0.9V，若设置占空比值为52%，与之对应的参考值为1.0V，具体的参考值会根据选用器件不同而变化。若电压峰值大于参考值，比较模块输出第一信号，使能模块接收第一信号后使时钟产生模块输出有效时钟信号；若电压峰值小于参考值，比较模块输出第二信号，使能模块接收第二信号后使时钟产生模块输出固定高电平信号或固定低电平信号。
一种具有占空比检测电路的上电复位电路实施例如图7所示，其中，V1表示参考值接入端，峰值检测模块输出为电压峰值，其中虚线内表示对应的模块，虚线框内峰值检测模块的电路为峰值检测电路，虚线框内比较模块包括依次电连接的比较器、带有滞回功能的反相器，虚线框内使能模块为与非门，虚线框内整形电路的输出与比较模块的输出与使能模块的输入端电连接。在本实施例中，当电压峰值大于V1时，比较模块输出为1，使能模块输出有效时钟信号；当电压峰值小于V1时，比较模块输出为0，使能模块输出高电平。本发明可以通过起振电路检测时钟信号的电压峰值，并且通过比较模块判断电压峰值与参考值的大小关系，然后通过使能模块对应输出有效时钟信号与无效时钟信号。从而实现当电压峰值大于参考值，使能模块输出有效时钟信号的目的，能够更大程度的保证复位完成时，时钟信号稳定输出。
在一种实施例中，上电复位电路具有多个比较模块，多个比较模块分别具有不同的电压参考值，使能模块具有对应的逻辑器件，以实现若占空比值不在允许范围内，使能模块输出固定高电平信号或固定低电平信号，若占空比值在允许范围内，使能模块输出有效时钟信号。其中，占空比值与电压峰值呈正相关，可以根据实际情况选择不同的电压参考值进行复位。本发明可使当第二输出端输出复位开始信号时，第一输出端输出的有效时钟信号已经稳定，从而使主电路的运行更加准确。
实施例8：
在另一实施例中，参考值具有第一参考值与第二参考值，所述第一参考值小于所述第二参考值；若电压峰值大于第一参考值且小于第二参考值，比较模块输出第一信号，使能模块输出有效时钟信号；若电压峰值小于第一参考值或大于第二参考值，比较模块输出第二信号，使能模块输出固定高电平信号或固定低电平信号。
起振电路从起振到稳定的过程中，当电压峰值过大时，占空比也会过大，占空比过大也会影响主电路的正常运行，本实施例中设置占空比可取值为45%-55%，第一参考值与第二参考值对应的占空比值分别未45%与55%。设置电压峰值在参考值范围内，则使能模块输出有效时钟信号，电压峰值不在参考值范围内，则使能模块输出固定高电平信号或固定低电平信号。本发明可以和很大程度上缓解系统复位时时钟信号不稳定的问题。
一种集成电路，其特征在于，包括，
所述的一种上电复位电路；
目标电路；
其中，所述目标电路与上电复位电路电连接，所述上电复位电路用于输出复位信号至所述目标电路，使所述目标电路复位。
一种芯片，其特征在于，包括，
所述的一种上电复位电路。
由于无源晶振的起振电路起振的初始时间段，时钟信号会有异常波动，波动的范围达到了3.2V-3.8V，此时如果设置开关阈值电压为1.5V或者3.3V的反相器，异常的起振信号也会使CLK端接收异常的上升沿触发，从而导致输出端表示为复位开始信号，实际上异常信号后面的时钟信号还处于逐渐增大的状态，异常且不稳定的时钟信号误触发目标电路进行复位。在本实施例中，整形电路中反相器的开关阈值电压为4V-4.2V，当时钟信号异常波动到3.2V-3.8V时，该异常波动信号无法达到反相器的开关阈值电压，从而反相器可以滤除该异常信号，当该异常信号输入到反相器时，反相器不会输出方波信号，从而有效避免了异常时钟信号触发D触发器。
cs在本发明的实施例的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“坚直”、“水平”、“中心”、“顶”、“底”、“顶部”、“底部”、“内”、“外”、“内侧”、“外侧”等指示的方位或位置关系。
在本发明的实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“组装”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的实施例的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的实施例的描述中，需要理解的是，“-”和“~”表示的是两个数值之同的范围，并且该范围包括端点。例如:“A-B”表示大于或等于A，且小于或等于B的范围。“A~B''表示大于或等于A，且小于或等于B的范围。
在本发明的实施例的描述中，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种上电复位电路，其特征在于，包括，
电源输入端、具有第一输出端与第二输出端的信号输出端；
初级复位电路、起振电路与整形电路；
边沿触发器；
其中，所述电源输入端用于接入电源Vcc；
其中，所述起振电路的输出与所述整形电路电连接，整形电路的输出与所述边沿触发器的CLK端电连接，整形电路的输出为第一输出端，所述初级复位电路的输出与边沿触发器的复位端电连接，边沿触发器的输出Q端为第二输出端；
其中，所述起振电路用于产生正弦波时钟信号，整形电路用于把正弦波时钟信号转化为有效时钟信号，所述有效时钟信号可触发边沿触发器；
初级复位电路用于产生初级复位信号并将其传输给复位端，边沿触发器通过信号输出端表示复位信号的状态，复位信号具有复位开始信号与复位准备信号；且满足，
初级复位电路复位完成且CLK端接收到有效时钟信号，则边沿触发器的输出端为复位开始信号，否则边沿触发器的输出端为复位准备信号；
边沿触发器为D触发器；
整形电路的输出端与边沿触发器的CLK端反相电连接，D触发器的D端与电源输入端电连接；
信号输出端为高电平表示复位开始信号，信号输出端为低电平表示复位准备信号，初级复位电路复位完成且CLK端接收有效时钟信号，信号输出端可处于高电平状态，否则信号输出端处于低电平状态；
具有占空比检测电路，占空比检测电路用于检测有效时钟信号的占空比值，且满足，
若占空比值不在允许范围内，起振电路输出固定高电平信号或固定低电平信号，若占空比值在允许范围内，起振电路输出有效时钟信号。
2.根据权利要求1所述的一种上电复位电路，其特征在于，
整形电路具有n个串联的反相器，n为不小于1的整数；
其中，起振电路的输出端与整形电路中的第一个反相器的输入端电连接，整形电路中最后一个反相器的输出端与边沿触发器的CLK端反相电连接。
3.根据权利要求2所述的一种上电复位电路，其特征在于，
具有与非门和m个初级复位电路，m为不小于1的整数；
初级复位电路的输出端和与非门的输入端电连接，与非门的输出端通过一个反相器与复位端反相电连接；
其中，所述反相电连接用于使高电平变为低电平，使低电平变为高电平。
4.根据权利要求3所述的一种上电复位电路，其特征在于，
占空比检测电路具有峰值检测模块、比较模块与使能模块；
其中，峰值检测模块与起振电路的输出电连接，峰值检测模块的输出与比较模块电连接，比较模块的输出与使能模块电连接，整形电路的输出与使能模块电连接，使能模块的输出与CLK端电连接；
其中，峰值检测模块用于检测起振电路输出信号的电压峰值，比较模块用于比较所述电压峰值与参考值的大小，使能模块用于使起振电路输出有效时钟信号或固定高电平信号或固定低电平信号；
其中，参考值与占空比值呈正相关。
5.根据权利要求4所述的一种上电复位电路，其特征在于，
若电压峰值大于参考值，比较模块输出第一信号，使能模块接收第一信号后输出有效时钟信号；
若电压峰值小于参考值，比较模块输出第二信号，使能模块接收第二信号后输出固定高电平信号或固定低电平信号。
6.根据权利要求5所述的一种上电复位电路，其特征在于，
参考值具有第一参考值与第二参考值，所述第一参考值小于所述第二参考值；
若电压峰值大于第一参考值且小于第二参考值，比较模块输出第一信号，使能模块输出有效时钟信号；若电压峰值小于第一参考值或大于第二参考值，比较模块输出第二信号，使能模块输出固定高电平信号或固定低电平信号。
7.一种集成电路，其特征在于，包括，
权利要求1-6之任意一所述的一种上电复位电路；
目标电路；
其中，所述目标电路与上电复位电路电连接，第一输出端用于给目标电路提供时钟信号，第二输出端用于给目标电路提供复位信号。
8.一种芯片，其特征在于，包括，
权利要求1-6之任意一所述的一种上电复位电路。
CN202211451664.0A 2022-11-21 2022-11-21 一种上电复位电路、集成电路及芯片 Active CN115498982B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211451664.0A CN115498982B (zh) 2022-11-21 2022-11-21 一种上电复位电路、集成电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211451664.0A CN115498982B (zh) 2022-11-21 2022-11-21 一种上电复位电路、集成电路及芯片

Publications (2)

Publication Number Publication Date
CN115498982A CN115498982A (zh) 2022-12-20
CN115498982B true CN115498982B (zh) 2023-03-21

Family

ID=85116239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211451664.0A Active CN115498982B (zh) 2022-11-21 2022-11-21 一种上电复位电路、集成电路及芯片

Country Status (1)

Country Link
CN (1) CN115498982B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005018295A (ja) * 2003-06-25 2005-01-20 Matsushita Electric Ind Co Ltd 半導体装置、およびトグル信号生成回路
WO2013023385A1 (zh) * 2011-08-15 2013-02-21 中国电子科技集团公司第二十四研究所 用于锁相环的高速占空比调节和双端转单端电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279868A (ja) * 1995-04-07 1996-10-22 Canon Inc ファクシミリ装置
JP3997848B2 (ja) * 2002-06-18 2007-10-24 ヤマハ株式会社 発振制御回路
KR100562496B1 (ko) * 2002-12-16 2006-03-21 삼성전자주식회사 리세트 및 클록 재생성 회로를 갖는 반도체 장치, 그것을포함한 고속 디지털 시스템, 그리고 리세트 및 클록재생성 방법
CN100525173C (zh) * 2004-02-18 2009-08-05 华为技术有限公司 一种通信设备中实现主备时钟相位对齐的方法
GB2508172A (en) * 2012-11-22 2014-05-28 St Microelectronics Res & Dev A power-on reset signal generator which can detect short transient dips in the power supply voltage
CN104143969B (zh) * 2013-05-08 2017-02-08 博通集成电路（上海）有限公司 休眠模式电路和使电路进入休眠模式的方法
CN108964638B (zh) * 2018-05-29 2023-08-25 苏州大学 一种新型信号上升沿边沿检测电路
CN113381734B (zh) * 2021-06-17 2023-08-29 芯天下技术股份有限公司 一种带复位且延时少的时钟锁存器电路及芯片
CN114221640A (zh) * 2021-12-16 2022-03-22 苏州市灵矽微系统有限公司 一种晶振输出稳定判断及控制电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005018295A (ja) * 2003-06-25 2005-01-20 Matsushita Electric Ind Co Ltd 半導体装置、およびトグル信号生成回路
WO2013023385A1 (zh) * 2011-08-15 2013-02-21 中国电子科技集团公司第二十四研究所 用于锁相环的高速占空比调节和双端转单端电路

Also Published As

Publication number Publication date
CN115498982A (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
US7212059B2 (en) Level shift circuit
US11245360B2 (en) Oscillator circuit, chip and electronic device
CN115037297A (zh) 时钟选择器电路
US20080238508A1 (en) Input Clock Detection Circuit for Powering Down a PLL-Based System
CN115498982B (zh) 一种上电复位电路、集成电路及芯片
CN114237948A (zh) 晶振时钟失效检测方法
US6646513B1 (en) Oscillator circuit having an improved capacitor discharge circuit
CN107645288B (zh) 用于产生脉冲的电子电路、方法及电子装置
CN115276615B (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
US7940136B2 (en) Oscillator
US20220382322A1 (en) Glitch detector
US6876237B2 (en) Reset-pulse generator
WO2023077694A1 (zh) 一种rc振荡电路
US6731708B1 (en) Clock signal control device
CN113965059B (zh) 人体触摸识别电路、方法及装置
US11892869B2 (en) Clock generator device and clock generation method
US11683025B1 (en) Self-calibrating timing generator
CN110752826B (zh) 一种外部rc频率可调振荡器
CN214380844U (zh) 一种时钟信号降频检测装置
TWI806786B (zh) 積體電路
US20240056055A1 (en) Glitch-free low-pass filter circuit and system circuit using the same
CN215186702U (zh) 锁相检测装置、锁相环
CN100414643C (zh) 电源开启重置的解除装置及方法
CN216700015U (zh) 时钟同步装置和增补器系统
CN110113045B (zh) 一种应用于usb从设备的高精度无晶体自校正时钟系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant