JPH08279868A - ファクシミリ装置 - Google Patents

Abstract

(57)【要約】 【目的】 ２次電池を使用せず、またワンチップマイコ
ンシステムなどの大幅な追加回路の必要のない低消費電
力のファクシミリ装置を提供する。 【構成】 リレー６は、主電源５からの電力をメイン制
御部１に供給するか否かの切り換えを行う。その切り換
え動作を制御するためにプリセット及びクリア端子付き
のＤフリップフロップ５１を使用する。このＤフリップ
フロップ５１は、主電源スイッチ５ａをオペレータがオ
ンしたとき、外部からの起動トリガＳ５により、主電源
５からの電力をメイン制御部１に供給するように制御
し、メイン制御部１からの信号により、メイン制御部１
への電力供給をオフするように制御する。Ｄフリップフ
ロップ５１及び起動トリガ発生手段は、スイッチ５ａが
オンされている限り給電されており、スイッチ５ａがオ
ン状態で起動トリガが発生していないときには、メイン
制御部１への給電をカットし、消費電力を低減させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ動作状態
（送受信やオペレーション等）以外の状態において、消
費電力を極力低減させるファクシミリ装置に関するもの
である。

【０００２】

【従来の技術】近年、ファクシミリ装置において、低消
費電力化が叫ばれ、海外では消費電力の規格を制定し、
管理する動きも出てきている。従来のファクシミリ装置
は、プリンタのウォームアップなどの必要から常時給電
されており、そのために消費電力が大きかった。しか
し、ウォームアップの必要のないプリンタが提案され、
このようなファクシミリ装置では、常時、給電の必要が
なくなり、さらに一層の低消費電力化を図るため、送受
信時とオペレーション時以外のスタンバイ時は、電力給
電をしないシステムが考えられている。

【０００３】このような機能を有するファクシミリ装置
は、オペレータがオペレーションをするオペレーション
時とファクシミリ受信時とに主電源に起動信号を与え、
電力を供給する仕組みとなっている。

【０００４】図７は、このようなファクシミリ装置の構
成を示す従来例である。

【０００５】同図において、１０１はファクシミリ装置
全体の制御を司るメイン制御部であり、１０２は回線制
御部、１０３はオペレータが操作するオペレーションパ
ネル（オペパネ）部、１０４は原稿を読み取るためのイ
メージセンサを含む原稿読取り部であり、これらは装置
全体に電源を供給する主電源１０５により電力が供給さ
れる。回線制御部１０２には通信回線１０２ａ及びハン
ドセット１０２ｂが接続されている。

【０００６】主電源１０５は、ワンチップマイコン１０
６によって制御される。該ワンチップマイコン１０６
は、２次電池１０７によって駆動され、主電源１０５が
オフ状態の場合においても動作可能となっている。ワン
チップマイコン１０６には、回線制御部１０２からハン
ドセットオフフックとＣＩ信号（呼出し信号）検出の要
因が、原稿読取り部１０４から原稿センス出力が、オペ
パネ部１０３からキー入力がそれぞれ主電源起動要因と
して入力されている。なお、各々の入力要因の検出回路
は、２次電池１０７により駆動されている。

【０００７】このファクシミリ装置は、送受信時とオペ
レーション時以外はスタンバイ状態として電力を消費す
る必要がなく、ワンチップマイコン１０６は、上記の要
因を監視し各要因が立った時点で主電源１０５をオンさ
せメイン制御部１０１を起動する。さらに、主電源１０
５がオン状態の場合、上記の要因を監視し、各要因があ
る一定時間の間、発しない場合に、主電源１０５をオフ
させる。

【０００８】また、ワンチップマイコン１０６は、２次
電池１０７の電圧を監視しており、２次電池が放電する
と主電源１０５を起動させ、充電回路１０８により２次
電池１０７を充電する。

【０００９】このようなファクシミリ装置では、通常、
送信時において、伝送する相手局のダイヤル番号をオペ
パネ１０３から入力し、原稿をイメージセンサ１０４で
読取り、メイン制御部１０１で読み取った画像を圧縮
し、回線制御部１０２を介して相手局に伝送する。

【００１０】また、受信時には回線１０２ａからのＣＩ
信号を検出し、回線制御部１０２が回線２ａを相手機に
接続させ、相手機からの画像情報を取り込む。

【００１１】

【発明が解決しようとする課題】しかしながら、上記従
来のファクシミリ装置では、前述したように、スタンバ
イ状態での消費電力を低減できるものの、主電源１０５
の制御及びその起動要因の監視をワンチップマイコン１
０６が制御するため、従来のシステムにワンチップマイ
ンコン１０６及びその周辺回路が増設されることにな
り、より回路規模が大きくなる。

【００１２】また、ワンチップマイコン１０６の電源と
して、２次電池１０７を使用するため、それに伴う回路
（充電回路１０８等）が追加され、これも回路規模の増
加につながる。さらに、２次電池１０７は、充放電の繰
り返しにより劣化するため、その交換が必要となる。

【００１３】本発明は上記従来の問題点に鑑み、２次電
池を使用せず、またワンチップマイコンシステムなどの
大幅な追加回路の必要のない低消費電力のファクシミリ
装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明は、主電源から電力を受けて作動し、ファクシ
ミリ動作全般を制御するファクシミリ制御手段を有する
ファクシミリ装置において、前記主電源からの電力を前
記ファクシミリ制御手段に供給するか否かの切り換えを
行う切り換え手段と、前記切り換え手段の切り換え動作
を制御する電力制御手段とを設けたものである。

【００１５】また、前記電力制御手段は、前記主電源を
オン／オフするための主電源スイッチがオフからオンに
切り換えられたときに給電開始トリガを発し、該給電開
始トリガに基づき前記ファクシミリ制御手段に電力を供
給するように前記切り換え手段を切り換え制御する構成
にすることが望ましい。

【００１６】また、前記電力制御手段は、前記ファクシ
ミリ制御手段からの電源オフ制御信号により、該ファク
シミリ制御手段への電力供給をオフするように前記切り
換え手段を切り換え制御する構成にすることが望まし
い。

【００１７】また、前記電力制御手段は、通信回線ある
いは外部からの起動トリガにより、前記ファクシミリ制
御手段に電力を供給するように前記切り換え手段を切り
換え制御する構成にすることが望ましい。

【００１８】また、前記電力制御手段は、プリセット及
びクリア端子付き遅延型フリップフロップを備え、前記
遅延型フリップフロップのプリセット端子には前記起動
トリガを、そのクリア端子には前記ファクシミリ制御手
段から送出される前記電源オフ制御信号を、そのクロッ
ク端子には前記ファクシミリ制御手段への前記給電開始
トリガをそれぞれ供給し、さらに該遅延型フリップフロ
ップのデータ端子、前記プリセット端子及び前記クリア
端子を前記主電源の電源電圧でプルアップし、その出力
端子からの出力に基づいて前記切り換え手段の切り換え
動作を制御するように構成することが望ましい。

【００１９】また、前記電力制御手段及び前記起動トリ
ガを発生する起動トリガ発生手段は、前記主電源から分
割された電源経路により、常時電源供給されていること
が望ましい。

【００２０】また、前記ファクシミリ制御手段への前記
給電開始トリガは、前記主電源から分割された電源を監
視する電源監視回路で発生させることが望ましい。

【００２１】また、前記電源監視回路は、前記主電源か
ら分割された電源が立ち上ってからある時間を経過して
前記給電開始トリガをアクティブにする構成にすること
が望ましい。

【００２２】

【作用】上記構成により本発明によれば、切り換え手段
は、主電源からの電力をファクシミリ制御手段に供給す
るか否かの切り換えを行う。その切り換え動作を制御す
るための電力制御手段として、例えばプリセット及びク
リア端子付きの遅延型フリップフロップを使用する。

【００２３】前記遅延型フリップフロップは、主電源ス
イッチを例えばオペレータがオンしたとき、通信回線あ
るいはオペレーションなどの外部からの起動トリガによ
り、主電源からの電力をファクシミリ制御手段に供給す
るように制御する。さらに、前記ファクシミリ制御手段
からの電源オフ制御信号により、該ファクシミリ制御手
段への電力供給をオフするように制御する。遅延型フリ
ップフロップ及び起動トリガ発生手段は、前記主電源か
ら分割された電源経路により、主電源スイッチがオンさ
れている限り給電されており、主電源スイッチがオン状
態で前記起動トリガが発生していないときには、ファク
シミリ制御手段への給電をカットし、消費電力を低減さ
せる。

【００２４】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００２５】図１は、本発明の第１実施例に係るファク
シミリ装置の概略構成を示すブロック図である。

【００２６】このファクシミリ装置は、ＣＰＵ１ａを内
蔵して装置全体のファクシミリ動作を制御するメイン制
御部１と、通信回線２ａとの接続の制御を行う回線制御
部２と、宛先の電話番号の入力等のファクシミリのオペ
レーションを行うためのオペレーションパネル（オペパ
ネ）３と、原稿の読み取りを行うイメージセンサ等の原
稿読取り部４と、装置全体に＋５Ｖの電源を供給する主
電源５とを備えている。

【００２７】また、メイン制御部１の中には電源制御回
路１ｂ（電力制御手段）が設けられ、この電源制御回路
１ｂにより、主電源５からの電力を該電源制御回路１ｂ
以外のメイン制御部１内の領域へ供給するか否かが制御
される。主電源５とメイン制御部１との主電源ライン５
ｂ間にはリレー６（切り換え手段）が設けれ、この制御
を前記電源制御回路１ｂが行う。

【００２８】回線制御部２の中には、ＣＩ信号及びオフ
フック検出の各要因信号Ｓ１，Ｓ２を出力するオフフッ
ク・ＣＩ検出回路２ｃが設けられ、この要因信号は回線
２ａ上の呼び出し信号を検出する、あるいは付属のハン
ドセット２ｂをオフフックすることによりアクティブと
なる。

【００２９】オペレーションパネル３からは、キー入力
の要因信号Ｓ３が出力されるようになっており、この要
因信号Ｓ３は、オペレーションパネル３上のあるキーが
押されたことをキー入力センサ３ａが検出することによ
り、アクティブとなる。また、原稿読取り部４からは、
原稿センスの要因信号Ｓ４が出力されるようになってお
り、この要因信号Ｓ４は原稿読取り部４に原稿がセット
されたことを原稿センサ４ａが検出したときに、アクテ
ィブとなる。

【００３０】そして、上記のＣＩ信号、オフフック検
出、キー入力、及び原稿センスの各要因信号Ｓ１〜Ｓ４
は、ＮＯＲゲート回路７で否定論理和がとられ、その結
果が起動要因信号Ｓ５として前記電源制御回路１ｂに入
力される。

【００３１】そして、上記オフフック・ＣＩ検出回路２
ｃ、キー入力センサ３ａ、原稿センサ４ａ及びＮＯＲゲ
ート回路７は、主電源ライン５ｂにおいてリレー６の外
側から供給されており、電源メインスイッチ５ａ（主電
源スイッチ）がオンされた状態で常時給電されている。

【００３２】図２は、図１中の電源制御回路１ｂの回路
図である。

【００３３】この電源制御回路１ｂは、プリセット及び
クリア端子付きの遅延型フリップフロップ（以下、Ｄフ
リップフロップという）５１を有している。Ｄフリップ
フロップ５１の電源は主電源ライン５ｂにおいてリレー
６の外側から供給されおり、電源メインスイッチ５ａが
オンされた状態で常時給電されている。この電源経路は
図２中では電源＋５Ｂとして示されている。

【００３４】Ｄフリップフロップ５１の反転出力Ｑバー
は、抵抗５２を介してＰＮＰトランジスタ５３のベース
に接続され、リレー６の駆動に使用される。すなわち、
トランジスタ５３のコレクタがリレー６の電磁コイルに
接続され、Ｄフリップフロップ５１の出力Ｑバーがアク
ティブ（“Ｌ”レベル）になっとときに、トランジスタ
５３がオンし、前記電磁コイルを励磁してリレー６をオ
ン状態にする。

【００３５】Ｄフリップフロップ５１のクロック端子Ｃ
Ｋには、電源監視ＩＣ５４の出力側が接続されている。
一般に電源監視ＩＣとは自身に入力される電源電圧を監
視し、その電圧があるレベル以上になったときに、ある
時間を置いて出力をアクティブとするＩＣであり、例え
ば、ＣＰＵのリセット回路にも使用され、ＣＰＵのパワ
ーオンリセットや電源瞬断時のリセット出力に利用され
るものである。

【００３６】本実施例の電源監視ＩＣ５４は、電源＋５
Ｂに接続されその電圧を監視し、そのリセット信号ＲＳ
ＴがＤフリップフロップ５１のクロック端子ＣＫに入力
される。Ｄフリップフロップ５１のクリア端子ＣＬＲ
は、メイン制御部１のＣＰＵ１ａのＩ／Ｏポート出力に
接続され、プリセット端子ＰＲは、ＣＩ信号、オフフッ
ク検出、キー入力及び原稿センスの各要因信号Ｓ１〜Ｓ
４を入力するＮＯＲゲート回路７の出力側に接続されて
いる。

【００３７】また、Ｄフリップフロップ５１のクリア端
子ＣＬＲ及びプリセット端子ＰＲと共にデータ入力端子
Ｄも、電源＋５Ｂでプルアップされている。

【００３８】次に、本発明の特徴を成す電源制御回路１
ｂの動作（Ａ）〜（Ｄ）を図３、図４及び図５を用いて
説明する。なお、図３は、電源メインスイッチ５ａのオ
ン時における主要信号の立上がり波形図、図４は電源制
御回路１ｂによる電源オフ時の主要信号の波形図、及び
図５は電源制御回路１ｂによる電源オン時の主要信号の
波形図である。

【００３９】（Ａ）主電源スイッチ５ａがオフ状態の場
合の動作 主電源５がオフ状態であり、メイン制御部１はもとより
電源制御回路１ｂにも給電されていない。

【００４０】（Ｂ）主電源スイッチ５ａがオンに切り替
わった場合の動作 図２において、＋５Ｂには主電源スイッチ５ａのオンと
同時に給電が開始され、＋５Ｂの電圧波形は図３に示す
ように上昇する。＋５Ｂの電圧があるレベルまで達する
と、これを電源監視ＩＣ５４が検出し、これよりある時
間ＴＷ経過後に、リセット信号ＲＳＴを“Ｌ”レベルか
ら“Ｈ”レベルへ立ちあげる。

【００４１】さらに、Ｄフリップフロップ５１のクリア
端子ＣＬＲは、ＣＰＵ１ａが給電されておらず、また、
＋５Ｂでプルアップされているため、ディスエイブルと
なっている。また、プリセット端子ＰＲも＋５Ｂでプル
アップされているため、起動要因のトリガＳ５がアクテ
ィブにならない限りディスエイブルとなっている。この
時間で起動要因のトリガＳ５がアクティブにならない場
合、Ｄフリップフロップ５１のＤ端子は＋５Ｂでプルア
ップされているため、電源監視ＩＣ５４からのリセット
信号ＲＳＴの立上がりエッジより出力Ｑバーがアクティ
ブとなる。その結果、リレー６が駆動され、メイン制御
部１に電力が供給される。

【００４２】電源監視ＩＣ５４のリセット信号ＲＳＴの
エッジが出力される以前に、起動要因のＮＯＲゲート回
路７がアクティブとなった場合も、ＮＯＲゲート回路７
がプリセットＰＲ端子に接続されているため、出力Ｑバ
ーがアクティブとなる。

【００４３】（Ｃ）メイン制御部１に給電開始後の動作 メイン制御部１に給電開始後、該メイン制御部１は、各
種の初期か処理などを行い、システムを立ち上げる。次
いで、ＣＩ信号、オフフック検出、キー入力、原稿セン
ス等の各要因を監視し、ファクシミリ装置が動作状態に
なければならないか否かを判断する。メイン制御部１が
上記各要因を監視し、そのトリガＳ１〜Ｓ４がある一定
時間アクティブにならない場合、メイン制御部１は自ら
給電を切る制御を行う。すなわち、図４に示すようにＣ
ＰＵ１ａのＩ／Ｏポートより電源制御回路１ｂのＤフリ
ップフロップ５１のクリア端子ＣＬＲに“Ｌ”レベル信
号を与える。

【００４４】Ｄフリップフロップ５１のＱバー出力はイ
ンアクティブ（“Ｈ”レベル）となり、リレー６をオフ
してメイン制御部１への給電をストップし、システムは
スタンバイ状態となる。この時、主電源５は電源＋５Ｂ
に給電を続けている。

【００４５】（Ｄ）起動トリガ信号で給電開始 上記（Ｃ）において、システムがスタンバイ状態に入っ
た時点で、図５に示すように、ＣＩ信号、オフフック検
出、キー入力、原稿センス等の各要因のいずれかがアク
ティブ（“Ｌ”レベル）になると、その要因信号は、Ｎ
ＯＲゲート回路７により否定論理和され、起動要因信号
Ｓ５がアクティブとなり、Ｄフリップフロップ５１のプ
リセット端子ＰＲに入力される。その結果、Ｄフリップ
フロップ５１のＱバー出力は、アクティブ（“Ｌ”レベ
ル）となり、リレー６を駆動させ、メイン制御部１への
給電が開始される。

【００４６】給電されたメイン制御部１は、各要因のい
ずれかがアクティブになったかを判断し、以後その判断
に応じた処理を進め、処理終了後は上記（Ｃ）のシーケ
ンスへ戻る。

【００４７】このように本実施例よれば、２次電池を使
用せず、またワンチップマイコンシステムなどの大幅な
追加回路の必要もなく、低消費電力化を図ることができ
る。図６は、本発明の第２実施例に係るファクシミリ装
置における電源制御回路の回路図である。

【００４８】本実施例のファクシミリ装置は、上記第１
実施例のファクシミリ装置において、図１に示す電源制
御回路１ｂに代え、図６に示す時定数回路からなる電源
制御回路５５を設けたものである。すなわち、Ｄフリッ
プフロップ５１のクロック端子ＣＫには時定数回路５５
の出力側が接続されている。この時定数回路５５は、抵
抗５５ａ、コンデンサ５５ｂ及びダイオード５５ｃで構
成され、コンデンサ５５ｂの充電特性により、電圧が抵
抗５５ａとコンデンサ５５ｂ間にかかってから、この抵
抗５５ａとコンデンサ５５ｂで決定される時定数時間を
置いて出力を“Ｈ”レベルとする回路である。この時定
数回路５５は、一般にＣＰＵのリセット回路等にも使用
され、ＣＰＵのパワーオンリセットに利用されているも
のである。

【００４９】本実施例の動作は、上記実施例において、
リセット信号ＲＳＴが前記時定数回路５５から出力され
る点のみが異なり、他の動作は同じである。本実施例で
も、上記第１実施例と同様に、２次電池を使用せず、ま
たワンチップマイコンシステムなどの大幅な追加回路の
必要もなく、低消費電力化を図ることができる。

【００５０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、主電源からの電力をファクシミリ制御手段に供給
するか否かの切り換えを行う切り換え手段と、この切り
換え手段の切り換え動作を制御する電力制御手段とを設
けたので、２次電池を使用せず、またワンチップマイコ
ンシステムなどの大幅な追加回路の必要もなく、低消費
電力化を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るファクシミリ装置の
概略構成を示すブロック図である。

【図２】図１中の電源制御回路１ｂの回路図である。

【図３】電源メインスイッチ５ａのオン時における主要
信号の波形図である。

【図４】電源制御回路１ｂによる電源オフ時の主要信号
の波形図である。

【図５】電源制御回路１ｂによる電源オン時の主要信号
の波形図である。

【図６】本発明の第２実施例に係るファクシミリ装置に
おける電源制御回路の回路図である。

【図７】従来のファクシミリ装置の構成を示すブロック
図である。

【符号の説明】

１ メイン制御部 １ａ ＣＰＵ １ｂ，５５ 電源制御回路 ２ 回線制御部 ２ａ 通信回線 ２ｃ オフフック・ＣＩ検出回路 ３ オペレーションパネル ３ａ キー入力センサ ４ 原稿読取り部 ４ａ 原稿センサ ５ 主電源 ６ リレー ７ ＮＯＲゲート回路 ５１ Ｄフリップフロップ ５３ ＰＮＰトランジスタ ５４ 電源監視ＩＣ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 主電源から電力を受けて作動し、ファク
   シミリ動作全般を制御するファクシミリ制御手段を有す
   るファクシミリ装置において、 前記主電源からの電力を前記ファクシミリ制御手段に供
   給するか否かの切り換えを行う切り換え手段と、 前記切り換え手段の切り換え動作を制御する電力制御手
   段とを設けたことを特徴とするファクシミリ装置。
2. 【請求項２】 前記電力制御手段は、 前記主電源をオン／オフするための主電源スイッチがオ
   フからオンに切り換えられたときに給電開始トリガを発
   し、該給電開始トリガに基づき前記ファクシミリ制御手
   段に電力を供給するように前記切り換え手段を切り換え
   制御する構成にしたことを特徴とする請求項１記載のフ
   ァクシミリ装置。
3. 【請求項３】 前記電力制御手段は、前記ファクシミリ
   制御手段からの電源オフ制御信号により、該ファクシミ
   リ制御手段への電力供給をオフするように前記切り換え
   手段を切り換え制御する構成にしたことを特徴とする請
   求項１または２記載のファクシミリ装置。
4. 【請求項４】 前記電力制御手段は、通信回線あるいは
   外部からの起動トリガにより、前記ファクシミリ制御手
   段に電力を供給するように前記切り換え手段を切り換え
   制御する構成にしたことを特徴とする請求項１乃至請求
   項３記載のファクシミリ装置。
5. 【請求項５】 前記電力制御手段は、プリセット及びク
   リア端子付き遅延型フリップフロップを備え、 前記遅延型フリップフロップのプリセット端子には前記
   起動トリガを、そのクリア端子には前記ファクシミリ制
   御手段から送出される前記電源オフ制御信号を、そのク
   ロック端子には前記ファクシミリ制御手段への前記給電
   開始トリガをそれぞれ供給し、さらに該遅延型フリップ
   フロップのデータ端子、前記プリセット端子及び前記ク
   リア端子を前記主電源の電源電圧でプルアップし、その
   出力端子からの出力に基づいて前記切り換え手段の切り
   換え動作を制御するように構成したことを特徴とする請
   求項４記載のファクシミリ装置。
6. 【請求項６】 前記電力制御手段及び前記起動トリガを
   発生する起動トリガ発生手段は、前記主電源から分割さ
   れた電源経路により、常時電源供給されていることを特
   徴とする請求項４または５記載のファクシミリ装置。
7. 【請求項７】 前記ファクシミリ制御手段への前記給電
   開始トリガは、前記主電源から分割された電源を監視す
   る電源監視回路で発生させることを特徴とする請求項２
   または５記載のファクシミリ装置。
8. 【請求項８】 前記電源監視回路は、前記主電源から分
   割された電源が立ち上ってからある時間を経過して前記
   給電開始トリガをアクティブにする構成にしたことを特
   徴とする請求項７記載のファクシミリ装置。