CN216771851U - 晶振时钟失效检测电路 - Google Patents

Abstract

本实用新型公开了一种晶振时钟失效检测电路，包括依次电性连接的外部晶振、时钟整形模块、晶振频率侦测模块和时钟安全管理模块；其中，外部晶振用于产生晶振时钟；时钟整形模块用于将晶振时钟由正弦波整形成方波；晶振频率侦测模块用于检测晶振时钟的频率是否在预设范围内，若不在预设范围内，则产生异常信号；当接收到异常信号时，时钟安全管理模块将芯片系统的工作时钟由晶振时钟切换为内部RC时钟。根据本实用新型的晶振时钟失效检测电路，能够快速准确地检测到外部晶振是否停止振荡，且能够检测晶振时钟的频率是否过快或者过慢，并在检测到晶振时钟异常时，及时将芯片系统的工作时钟切换成内部RC时钟，避免芯片系统运行紊乱。

Description

晶振时钟失效检测电路

技术领域

本实用新型涉及晶振检测技术领域，尤其是涉及一种晶振时钟失效检测电路。

背景技术

随着芯片技术的发展，以及市场上对于芯片性能的要求越来越高，在芯片设计时需要对时钟安全有更高的保障，从而使芯片在实际应用时，尽可能避免由于外部元器件(晶振)受到环境因素干扰产生异常而导致芯片内部运行紊乱。

现有的方案是使用晶振时钟采样内部低频时钟产生的脉冲信号宽度，然后在脉冲的边沿检查采样值是否在范围内，从而判断晶振是否停止振荡。这种做法，要求晶振的频率要比内部低频信号频率高，且晶振的频率越低，检测出晶振失效的速度就会成倍地下降；因此，对于低频晶振而言，有可能在检测到晶振失效时，芯片内部已经出现紊乱。此外，现有技术通常只是检测晶振停振的情况，而对于晶振因收到外界环境因素影响，导致频率过快/过慢的情况则并未检测，实际上这些情况也可能导致整个芯片系统运行出错。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型提出了一种晶振时钟失效检测电路，能够快速准确检测晶振时钟是否异常。

根据本实用新型实施例的晶振时钟失效检测电路，包括：外部晶振，用于产生晶振时钟；时钟整形模块，与所述外部晶振电性连接，所述时钟整形模块用于将所述晶振时钟由正弦波整形成方波；晶振频率侦测模块，与所述时钟整形模块电性连接，所述晶振频率侦测模块用于检测所述晶振时钟的频率是否在预设范围内，若不在预设范围内，则产生异常信号；时钟安全管理模块，与所述晶振频率侦测模块电性连接，当接收到所述异常信号时，所述时钟安全管理模块将芯片系统的工作时钟由所述晶振时钟切换为内部RC时钟。

根据本实用新型实施例的晶振时钟失效检测电路，至少具有如下有益效果：能够快速准确地检测到外部晶振是否停止振荡，且能够检测晶振时钟的频率是否过快或者过慢，并在检测到晶振时钟异常时，及时将芯片系统的工作时钟切换成内部RC时钟，避免芯片系统运行紊乱。

根据本实用新型的一些实施例，所述芯片系统包括分别与所述时钟安全管理模块电性连接的外设模块、CPU内核和存储管理模块。

根据本实用新型的一些实施例，所述晶振频率侦测模块包括：分频电路，与所述时钟整形模块电性连接，所述分频电路用于对所述晶振时钟进行分频；边沿检测电路，与所述分频电路电性连接，所述边沿检测电路用于检测所述晶振时钟的边沿，包括上升沿和下降沿；递增计数器，与所述边沿检测电路电性连接，所述递增计数器用于按照所述内部RC时钟的节拍计数，每当检测到所述晶振时钟的边沿时，计数值清零并重新计数；频率值比较电路，分别与所述边沿检测电路和所述递增计数器电性连接，所述频率值比较电路用于在所述晶振时钟的边沿处，将所述递增计数器的计数值和预设值比较，以检测所述晶振时钟的频率是否在预设范围内，若不在预设范围内，则产生所述异常信号。

根据本实用新型的一些实施例，所述时钟安全管理模块包括：消抖滤波电路，与所述晶振频率侦测模块电性连接，所述消抖滤波电路用于对所述异常信号进行滤波；时钟切换电路，与所述消抖滤波电路电性连接，当接收到所述异常信号时，所述时钟切换电路将所述芯片系统的工作时钟由所述晶振时钟切换为所述内部RC时钟。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为本实用新型实施例的晶振时钟失效检测电路的结构示意图；

图2为本实用新型实施例的晶振频率侦测模块的结构示意图；

图3为本实用新型实施例的时钟安全管理模块的结构示意图；

附图标记：

外部晶振100、时钟整形模块200、晶振频率侦测模块300、分频电路310、边沿检测电路320、递增计数器330、频率值比较电路340、时钟安全管理模块400、消抖滤波电路410、时钟切换电路420、外设模块500、CPU内核600、存储管理模块700。

具体实施方式

本部分将详细描述本实用新型的具体实施例，本实用新型之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本实用新型的每个技术特征和整体技术方案，但其不能理解为对本实用新型保护范围的限制。

在本实用新型的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本实用新型的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。

如图1所示，根据本实用新型实施例的晶振时钟失效检测电路，包括依次电性连接的外部晶振100、时钟整形模块200、晶振频率侦测模块300和时钟安全管理模块400；其中，外部晶振100用于产生晶振时钟；时钟整形模块200用于将晶振时钟由正弦波整形成方波；晶振频率侦测模块300用于检测晶振时钟的频率是否在预设范围内，若不在预设范围内，则产生异常信号；当接收到异常信号时，时钟安全管理模块400将芯片系统的工作时钟由晶振时钟切换为内部RC时钟。

具体地，外部晶振100是芯片的外部元器件，为芯片系统提供高精度的工作时钟；时钟整形模块200由模拟电路搭建，将外部晶振100所产生的晶振时钟由正弦波整形成方形波；晶振频率侦测模块300用于检测晶振时钟的频率是否在合理范围内，若不在合理范围内，则说明晶振时钟异常，此时晶振频率侦测模块300会产生异常信号；时钟安全管理模块400在接收到晶振频率侦测模块300产生的异常信号时，会将芯片系统的工作时钟由晶振时钟切换成内部RC时钟，避免芯片系统运行出错。此外，若晶振频率侦测模块300检测到晶振时钟的频率重新恢复正常时，还可以产生异常恢复信号，由时钟安全管理模块400重新将芯片系统的工作时钟切换成晶振时钟。

根据本实用新型实施例的晶振时钟失效检测电路，能够快速准确地检测到外部晶振100是否停止振荡，且能够检测晶振时钟的频率是否过快或者过慢，并在检测到晶振时钟异常时，及时将芯片系统的工作时钟切换成内部RC时钟，避免芯片系统运行紊乱。此外，在晶振时钟恢复正常时，还能重新切换回晶振时钟继续工作。相对传统的方法，本实用新型的晶振时钟失效检测电路提高了检测效率，且晶振频率过快或过慢都会被检测到，检测范围可灵活配置。

如图1所示，在本实用新型的一些实施例中，芯片系统包括分别与时钟安全管理模块400电性连接的外设模块500、CPU内核600和存储管理模块700。外设模块500、CPU内核600和存储管理模块700均由时钟安全管理模块400提供的时钟信号驱动。

如图2所示，晶振频率侦测模块300包括分频电路310、边沿检测电路320、递增计数器330和频率值比较电路340；其中，分频电路310与时钟整形模块200电性连接，分频电路310用于对晶振时钟进行分频；边沿检测电路320与分频电路310电性连接，边沿检测电路320用于检测晶振时钟的边沿，包括上升沿和下降沿；递增计数器330与边沿检测电路320电性连接，递增计数器330用于按照内部RC时钟的节拍计数，每当检测到晶振时钟的边沿时，计数值清零并重新计数；频率值比较电路340分别与边沿检测电路320和递增计数器330电性连接，频率值比较电路340用于在晶振时钟的边沿处，将递增计数器330的计数值和预设值比较，以检测晶振时钟的频率是否在预设范围内，若不在预设范围内，则产生异常信号。

具体地，分频电路310用于对时钟整形模块200所提供的方形波信号进行分频，以得到更低频的方波信号，目的是放大晶振时钟的高/低电平宽度，降低内部RC时钟的频率要求，便于准确检测晶振时钟的边沿。边沿检测电路320用于检测晶振时钟的边沿，包括上升沿和下降沿。递增计数器330用于按照内部RC时钟的节拍计数，当检测到晶振时钟的边沿时，计数值清零重新计数。频率值比较电路340在晶振时钟的边沿把递增计数器330的计数值和预先设定的值作比较，从而判断晶振时钟是否在预期范围内，如果不在范围内，则给出异常信号。

如图3所示，在本实用新型的一些实施例中，时钟安全管理模块400包括消抖滤波电路410和时钟切换电路420；消抖滤波电路410与晶振频率侦测模块300电性连接，消抖滤波电路410用于对异常信号进行滤波；时钟切换电路420与消抖滤波电路410电性连接，当接收到异常信号时，时钟切换电路420将芯片系统的工作时钟由晶振时钟切换为内部RC时钟。

具体地，在接收到晶振频率侦测模块300所给出的异常信号后，消抖滤波电路410先对异常信号做滤波处理，提高安全可靠性。当异常信号经过滤波后仍然有效时，时钟切换电路420启动系统时钟切换动作，将芯片系统时钟由晶振时钟切换为内部RC时钟；在切换时，先断开正在使用的时钟源，经过一定的硬件延时，再闭合要切换的时钟源，从而避免两个时钟同时被接入产生毛刺。此外，当晶振频率侦测模块300检测到晶振时钟的频率恢复正常时，发出异常恢复信号，使得时钟切换电路420重新把系统时钟切换为晶振时钟，以晶振时钟作为工作时钟。

根据本实用新型实施例的晶振时钟失效检测电路：

1.能够快速准确地检测外部晶振100是否停止振荡；

2.能够有效检测晶振时钟的频率是否过快或过慢；

3.在外部晶振100停止振荡，或者晶振时钟的频率过快/过慢时，能够安全将芯片系统的工作时钟切换成内部RC时钟，待晶振时钟恢复正常时，还能重新切换回晶振时钟。同时，还在时钟切换过程中，做了避免产生毛刺的处理。

在本说明书的描述中，参考术语“一个实施例”、“进一步实施例”、“一些具体实施例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本实用新型的实施例，本领域的普通技术人员可以理解：在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。

Claims (4)

1.一种晶振时钟失效检测电路，其特征在于，包括：

外部晶振，用于产生晶振时钟；

时钟整形模块，与所述外部晶振电性连接，所述时钟整形模块用于将所述晶振时钟由正弦波整形成方波；

晶振频率侦测模块，与所述时钟整形模块电性连接，所述晶振频率侦测模块用于检测所述晶振时钟的频率是否在预设范围内，若不在预设范围内，则产生异常信号；

时钟安全管理模块，与所述晶振频率侦测模块电性连接，当接收到所述异常信号时，所述时钟安全管理模块将芯片系统的工作时钟由所述晶振时钟切换为内部RC时钟。

2.根据权利要求1所述的晶振时钟失效检测电路，其特征在于，所述芯片系统包括分别与所述时钟安全管理模块电性连接的外设模块、CPU内核和存储管理模块。

3.根据权利要求1所述的晶振时钟失效检测电路，其特征在于，所述晶振频率侦测模块包括：

分频电路，与所述时钟整形模块电性连接，所述分频电路用于对所述晶振时钟进行分频；

边沿检测电路，与所述分频电路电性连接，所述边沿检测电路用于检测所述晶振时钟的边沿，包括上升沿和下降沿；

递增计数器，与所述边沿检测电路电性连接，所述递增计数器用于按照所述内部RC时钟的节拍计数，每当检测到所述晶振时钟的边沿时，计数值清零并重新计数；

频率值比较电路，分别与所述边沿检测电路和所述递增计数器电性连接，所述频率值比较电路用于在所述晶振时钟的边沿处，将所述递增计数器的计数值和预设值比较，以检测所述晶振时钟的频率是否在预设范围内，若不在预设范围内，则产生所述异常信号。

4.根据权利要求1或2或3所述的晶振时钟失效检测电路，其特征在于，所述时钟安全管理模块包括：

消抖滤波电路，与所述晶振频率侦测模块电性连接，所述消抖滤波电路用于对所述异常信号进行滤波；

时钟切换电路，与所述消抖滤波电路电性连接，当接收到所述异常信号时，所述时钟切换电路将所述芯片系统的工作时钟由所述晶振时钟切换为所述内部RC时钟。

Images