CN107154800A - 一种锁相环失锁的检测系统及检测方法 - Google Patents
一种锁相环失锁的检测系统及检测方法 Download PDFInfo
- Publication number
- CN107154800A CN107154800A CN201610120447.1A CN201610120447A CN107154800A CN 107154800 A CN107154800 A CN 107154800A CN 201610120447 A CN201610120447 A CN 201610120447A CN 107154800 A CN107154800 A CN 107154800A
- Authority
- CN
- China
- Prior art keywords
- phaselocked loop
- frequency divider
- clock
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 16
- 238000005070 sampling Methods 0.000 claims abstract description 19
- 230000000737 periodic effect Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 230000000630 rising effect Effects 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
一种锁相环失锁的检测系统，所述锁相环的输入时钟频率小于锁相环的输出时钟频率；所述系统包括：分频器、触发器和计数器；所述分频器以所述锁相环的输出时钟作为时钟信号，输出端连接所述触发器的数据端；所述触发器以所述锁相环的输入时钟作为采样时钟，输出端分别连接所述分频器的清零端和所述计数器的清零端；所述计数器以所述锁相环的输入时钟作为计数时钟，输出端输出表示锁定或失锁的指示信号。上述方案实现了可调的锁相环失锁检测，不仅可以规避基准源信号受到干扰或者锁相环芯片内部锁定标准过于严格导致的不必要的失锁告警，同时还可以规避传统计数检测太松导致的误锁定指示。
Description
技术领域
本发明涉及锁相环领域，具体涉及一种锁相环失锁的检测系统及检测方法。
背景技术
目前，通常使用两种锁相环失锁检测方法：第一种是直接使用锁相环芯片上报的失锁信号，第二种是将锁相环输入时钟和锁相环输出时钟在逻辑单元内进行计数检测，每一个锁相环输入时钟周期内用锁相环输出时钟进行计数，检测计数值是否等于锁相环输出时钟与输入时钟频率比值。
第一种方法的缺点是基准源受到线路干扰或者锁相环芯片内部锁定标准过于严格，导致锁相环芯片经常上报系统并不关心的失锁告警，检测太严；第二种方法的缺点是存在一个计数值的误差，且每个计数周期计数器都会清零重计，没有相位累积，导致即便锁相环失锁也不能检测到，检测太松。
发明内容：
本发明提供一种锁相环失锁的检测系统及检测方法，以实现灵活设置锁相环失锁检测标准。
为解决上述技术问题，本发明提供一种锁相环失锁的检测系统，所述锁相环的输入时钟频率小于锁相环的输出时钟频率；其特征在于，所述系统包括：
分频器、触发器和计数器；
所述分频器以所述锁相环的输出时钟作为时钟信号，输出端连接所述触发器的数据端；
所述触发器以所述锁相环的输入时钟作为采样时钟，输出端分别连接所述分频器的清零端和所述计数器的清零端；
所述计数器以所述锁相环的输入时钟作为计数时钟，输出端输出表示锁定或失锁的指示信号。
可选地，
所述分频器用于将所述锁相环的输出信号进行分频，产生和锁相环的输入时钟同频的周期脉冲信号并输出。
可选地，
所述触发器在锁相环的输入时钟的每个上升沿或每个下降沿采样分频器输出的周期脉冲信号，当所述分频器输出正脉冲并且采样值为低电平时，产生表示清零操作的输出信号，或者，当所述分频器输出负脉冲并且采样值为高电平时，产生表示清零操作的输出信号；
所述分频器当清零端收到所述表示清零操作的输出信号时清零并产生半宽脉冲输出；
所述计数器当清零端收到所述表示清零操作的输出信号时清零，输出表示失锁的指示信号。
可选地，
所述计数器在锁相环的输入时钟的每个上升沿或每个下降沿进行计数；当计数值达到预定的计数溢出值时不再累加，并输出表示锁定的指示信号。
可选地，
所述分频器产生的周期脉冲信号为正脉冲或负脉冲；所述分频器和计数器采用同步清零或异步清零。
本发明还提供一种锁相环失锁的检测方法，所述方法包括：
分频器以所述锁相环的输出时钟作为时钟信号，将输出信号发送给触发器的数据端；
所述触发器以所述锁相环的输入时钟作为采样时钟，将输出信号发送给所述分频器的清零端和计数器的清零端；
所述计数器以所述锁相环的输入时钟作为计数时钟，输出表示锁定或失锁的指示信号。
可选地，所述方法还包括：
所述分频器将锁相环的输出信号进行分频，产生和所述锁相环的输入时钟同频的周期脉冲信号并输出。
可选地，所述方法还包括：
所述触发器在锁相环的输入时钟的每个上升沿或每个下降沿采样分频器输出的周期脉冲信号，当所述分频器输出正脉冲并且采样值为低电平时，产生表示清零操作的输出信号，或者，当所述分频器输出负脉冲并且采样值为高电平时，产生表示清零操作的输出信号；
所述分频器当清零端收到所述表示清零操作的输出信号时清零并产生半宽脉冲输出；
所述计数器当清零端收到所述表示清零操作的输出信号时清零，输出表示失锁的指示信号。
可选地，所述方法还包括：
所述计数器在锁相环的输入时钟的每个上升沿或每个下降沿进行计数；当计数值达到预定的计数溢出值时不再累加，并输出表示锁定的指示信号。
可选地，
所述分频器产生的周期脉冲信号为正脉冲或负脉冲；所述分频器和计数器采用同步清零或异步清零。
上述方案根据不同场景，不同锁相环，设置不同的分频器输出脉宽，选择不同的计数器溢出值，实现了可调的锁相环失锁检测。上述技术方案不仅可以规避基准源信号受到干扰或者锁相环芯片内部锁定标准过于严格导致的不必要的失锁告警，同时还可以规避传统计数检测太松导致的误锁定指示。
附图说明
图1为实施例一中锁相环失锁的检测系统的结构示意图；
图2为实施例二中锁相环失锁的检测系统的示意图；
图3为实施例二中锁相环失锁的检测系统的另一示意图；
图4为实施例三中锁相环失锁的检测系统的示意图；
图5为实施例四中锁相环失锁的检测方法的流程图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
实施例一
如图1所示，本实施例提供一种锁相环失锁的检测系统，所述锁相环的输入时钟频率小于锁相环的输出时钟频率；所述系统包括：
分频器11、触发器12和计数器13；
所述分频器11以所述锁相环的输出时钟作为时钟信号，输出端连接所述触发器的数据端；
所述触发器12以所述锁相环的输入时钟作为采样时钟，输出端分别连接所述分频器和所述计数器的清零端；
所述计数器13以所述锁相环的输入时钟作为计数时钟，输出端输出表示锁定或失锁的指示信号。
可选地，
所述分频器11用于将所述锁相环的输出信号进行分频，产生和锁相环的输入时钟同频的周期脉冲信号并输出。
可选地，
所述触发器12在锁相环的输入时钟的每个上升沿或每个下降沿采样分频器输出的周期脉冲信号，当所述分频器输出正脉冲并且采样值为低电平时，产生表示清零操作的输出信号，或者，当所述分频器输出负脉冲并且采样值为高电平时，产生表示清零操作的输出信号；
所述分频器11当清零端收到所述表示清零操作的输出信号时清零并产生半宽脉冲输出；
所述计数器13当清零端收到所述表示清零操作的输出信号时清零，输出表示失锁的指示信号。
可选地，
所述计数器13在锁相环的输入时钟的每个上升沿或每个下降沿进行计数；当计数值达到预定的计数溢出值时不再累加，并输出表示锁定的指示信号。
可选地，
所述分频器11产生的周期脉冲信号为正脉冲或负脉冲；所述分频器11和计数器12采用同步清零或异步清零。
实施例二
下面结合附图进一步解释本发明的技术方案。
如图2所示，外部基准源接入包括分频器、触发器和计数器的逻辑单元，外部基准可以在逻辑单元内部直接输出，也可以经过分频处理后再输出给下级锁相环，外部基准源还可以在逻辑单元外直接分一路输出给锁相环，锁相环锁定此外部基准源并产生时钟输出至逻辑单元进行锁相检测。
如图3所示，锁相环输出接入一个分频器，可以设置合适的分频数，使得分频后输出的时钟频率等于锁相环输入的时钟频率。分频器输出的时钟为周期脉冲信号，脉冲极性和宽度均是可调的，分频器清零时产生半宽脉冲输出。
分频器输出接入触发器的数据端，触发器使用锁相环输入时钟采样，触发器数据输出端接入分频器和计数器的清零端。
触发器在锁相环的输入时钟的每个上升沿或每个下降沿采样分频器输出的周期脉冲信号。
当分频器输出正脉冲并且采样值为低电平时，产生表示清零操作的输出信号。或者，当所述分频器输出负脉冲并且采样值为高电平时，产生表示清零操作的输出信号。如果产生表示清零操作的输出信号，则进行清零操作，也就是分频器清零并产生半宽脉冲，同时计数器清零。
当分频器输出正脉冲并且采样值为高电平时，不产生表示清零操作的输出信号。或者，当所述分频器输出负脉冲并且采样值为低电平时，不产生表示清零操作的输出信号。如果不产生表示清零操作的输出信号，则分频器按照分频数输出周期脉冲，同时计数器累加直至溢出。
计数器采用锁相环输入时钟作为计数时钟，计数器清零时计数值清零，否则计数值周期累加，直至计数值溢出时则不再累加并输出锁定指示信号。在本实施例中，计数溢出值是可调的。计数溢出值的不能设置太小，如果设置太小，则锁相环失锁时，计数器在未清零时，已达计数溢出值就会产生误锁定指示。计数溢出值也不能设置太大，如果设置太大，则锁相环正常锁定后就会迟迟不能显示锁定。
实施例三
下面结合具体场景进一步说明本发明的技术方案。
该场景下锁相环输入时钟为8KHz，锁相环输出时钟为50MHz，该场景允许基准源有1us的相位跳变，而不会产生失锁告警。
分频器输入时钟为50MHz，分频器输出时钟频率为8KHz，正脉冲宽度为2us，即锁相环输入时钟上升沿左右各有1us相位跳变冗余。分频器清零时计数值清为50，分频器输出置为高电平1；计数至100时，分频器输出置为低电平0，计数至6250时，计数值自动清为0，同时分频器输出置为高电平1。
假设锁相环失锁时，锁相环输入时钟和输出时钟之间频偏为1ppm，当触发器采样到分频器输出时钟为低电平时，分频器清零，同时分频器输出1us宽度的正脉冲，计数器清零，并输出失锁指示0。触发器每125us进行一次采样，采样值为高电平，分频器正常分频无清零操作，计数器依次累加但未溢出仍然输出失锁指示0，经过连续8000次采样为高后，分频器输出时钟相对锁相环输入时钟累计相位漂移为125us*8000*10-6＝1us，不管是往左漂移1us还是往右漂移1us，下次触发器采样时均会采样为低电平。
如图4所示，分频器输出中虚线所示为未清零时分频器输出，触发器采样为低电平，分频器清零，同时分频器输出1us宽度的正脉冲，计数器清零，并输出失锁指示0。分频器和计数器每8000次采样执行一次清零，设置计数器溢出值为9000，则计数器永远不会溢出，维持输出失锁指示0。
当锁相环锁定时，锁相环输入时钟和输出时钟之间达到频率同步，初次执行清零操作后，锁相环输入时钟和分频器输出时钟相差稳定在1us，连续9000次采样均为高，分频器和计数器未发生清零操作，同时计数器溢出，计数值稳定在9000，不再累加，同时输出锁定指示1。即便基准源受到干扰导致相位跳变，但是在±1us范围内，仍然会稳定输出锁定指示1。
需要说明的是，在本发明实施例中，可以根据所选择的锁相环和应用场景来设定计数溢出值。例如所选择的锁相环在该场景下允许的相位跳变为Xus，则可以设定分频器产生的正负脉冲的宽度为2Xus(左右各1Xus)，假设该锁相环失锁时，锁相环输入时钟和输出时钟之间的频偏为Yppm(1ppm＝10-6)，该锁相环输入时钟，即触发器的采样时钟频率为F KHz，那么当发生锁相环失锁时，需要采样N次后，分频器和计数器产生清零操作。
以本实施例三为例，F＝8，X＝1，Y＝1，
此时计算得出也就是所取的计数器溢出值略大于8000就可以，例如9000。
上述技术方案根据不同应用场景，不同锁相环芯片设置不同的分频器输出的脉冲宽度，可以防止在允许的干扰条件下，产生不必要的失锁告警，还可以防止当基准源干扰引起系统故障时却还没出现锁相环失锁告警。此外上述技术方案根据不同应用场景，不同锁相环芯片设置计数器的计数溢出值，溢出值不能太小，防止锁相环失锁时，计数器在未清零时，已达溢出值而产生误锁定指示，溢出值不能太大，防止正常锁定后，迟迟不能显示锁定。
本发明实施例中锁相环输入时钟频率小于锁相环输出时钟频率，建议至少相差10倍及以上。
同时，本发明实施例的技术方案不限定逻辑单元中分频器、触发器以及计数器的采样时钟采用上升沿还是下降沿，也不限定分频器和计数器采用同步清零还是异步清零。
实施例四
如图5所示，本实施例提供一种锁相环失锁的检测方法，应用于实施例一至三中任一所述的锁相环失锁的检测系统，所述方法包括：
步骤S11：分频器以所述锁相环的输出时钟作为时钟信号，将输出信号发送给触发器的数据端；
步骤S12：所述触发器以所述锁相环的输入时钟作为采样时钟，将输出信号发送给所述分频器的清零端和计数器的清零端；
步骤S13：所述计数器以所述锁相环的输入时钟作为计数时钟，输出表示锁定或失锁的指示信号。
可选地，所述方法还包括：
所述分频器将锁相环的输出信号进行分频，产生和所述锁相环的输入时钟同频的周期脉冲信号并输出。
所述方法还包括：
所述触发器在锁相环的输入时钟的每个上升沿或每个下降沿采样分频器输出的周期脉冲信号，当所述分频器输出正脉冲并且采样值为低电平时，产生表示清零操作的输出信号，或者，当所述分频器输出负脉冲并且采样值为高电平时，产生表示清零操作的输出信号；
所述分频器当清零端收到所述表示清零操作的输出信号时清零并产生半宽脉冲输出；
所述计数器当清零端收到所述表示清零操作的输出信号时清零，输出表示失锁的指示信号。
可选地，所述方法还包括：
所述计数器在锁相环的输入时钟的每个上升沿或每个下降沿进行计数；当计数值达到预定的计数溢出值时不再累加，并输出表示锁定的指示信号。
可选地，
所述分频器产生的周期脉冲信号为正脉冲或负脉冲；所述分频器和计数器采用同步清零或异步清零。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现，相应地，上述实施例中的各模块/模块可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本申请不限制于任何特定形式的硬件和软件的结合。
Claims (10)
1.一种锁相环失锁的检测系统，所述锁相环的输入时钟频率小于锁相环的输出时钟频率；其特征在于，所述系统包括：
分频器、触发器和计数器；
所述分频器以所述锁相环的输出时钟作为时钟信号，输出端连接所述触发器的数据端；
所述触发器以所述锁相环的输入时钟作为采样时钟，输出端分别连接所述分频器的清零端和所述计数器的清零端；
所述计数器以所述锁相环的输入时钟作为计数时钟，输出端输出表示锁定或失锁的指示信号。
2.如权利要求1所述的系统，其特征在于：
所述分频器用于将所述锁相环的输出信号进行分频，产生和锁相环的输入时钟同频的周期脉冲信号并输出。
3.如权利要求1所述的系统，其特征在于：
所述触发器在锁相环的输入时钟的每个上升沿或每个下降沿采样分频器输出的周期脉冲信号，当所述分频器输出正脉冲并且采样值为低电平时，产生表示清零操作的输出信号，或者，当所述分频器输出负脉冲并且采样值为高电平时，产生表示清零操作的输出信号；
所述分频器当清零端收到所述表示清零操作的输出信号时清零并产生半宽脉冲输出；
所述计数器当清零端收到所述表示清零操作的输出信号时清零，输出表示失锁的指示信号。
4.如权利要求3所述的系统，其特征在于：
所述计数器在锁相环的输入时钟的每个上升沿或每个下降沿进行计数；当计数值达到预定的计数溢出值时不再累加，并输出表示锁定的指示信号。
5.如权利要求1所述的系统，其特征在于：
所述分频器产生的周期脉冲信号为正脉冲或负脉冲；所述分频器和计数器采用同步清零或异步清零。
6.一种锁相环失锁的检测方法，应用于如权利要求1至5任一所述的锁相环失锁的检测系统，其特征在于，所述方法包括：
分频器以所述锁相环的输出时钟作为时钟信号，将输出信号发送给触发器的数据端；
所述触发器以所述锁相环的输入时钟作为采样时钟，将输出信号发送给所述分频器的清零端和计数器的清零端；
所述计数器以所述锁相环的输入时钟作为计数时钟，输出表示锁定或失锁的指示信号。
7.如权利要求6所述的方法，其特征在于，所述方法还包括：
所述分频器将锁相环的输出信号进行分频，产生和所述锁相环的输入时钟同频的周期脉冲信号并输出。
8.如权利要求6所述的方法，其特征在于，所述方法还包括：
所述触发器在锁相环的输入时钟的每个上升沿或每个下降沿采样分频器输出的周期脉冲信号，当所述分频器输出正脉冲并且采样值为低电平时，产生表示清零操作的输出信号，或者，当所述分频器输出负脉冲并且采样值为高电平时，产生表示清零操作的输出信号；
所述分频器当清零端收到所述表示清零操作的输出信号时清零并产生半宽脉冲输出；
所述计数器当清零端收到所述表示清零操作的输出信号时清零，输出表示失锁的指示信号。
9.如权利要求8所述的方法，其特征在于，所述方法还包括：
所述计数器在锁相环的输入时钟的每个上升沿或每个下降沿进行计数；当计数值达到预定的计数溢出值时不再累加，并输出表示锁定的指示信号。
10.如权利要求6所述的方法，其特征在于：
所述分频器产生的周期脉冲信号为正脉冲或负脉冲；所述分频器和计数器采用同步清零或异步清零。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610120447.1A CN107154800B (zh) | 2016-03-03 | 2016-03-03 | 一种锁相环失锁的检测系统及检测方法 |
| PCT/CN2017/072902 WO2017148240A1 (zh) | 2016-03-03 | 2017-02-04 | 锁相环失锁的检测系统及检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610120447.1A CN107154800B (zh) | 2016-03-03 | 2016-03-03 | 一种锁相环失锁的检测系统及检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107154800A true CN107154800A (zh) | 2017-09-12 |
| CN107154800B CN107154800B (zh) | 2020-02-28 |
Family
ID=59743457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610120447.1A Active CN107154800B (zh) | 2016-03-03 | 2016-03-03 | 一种锁相环失锁的检测系统及检测方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107154800B (zh) |
| WO (1) | WO2017148240A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110504968A (zh) * | 2018-05-17 | 2019-11-26 | 四川锦江电子科技有限公司 | 一种双异步信号采样计数装置与方法 |
| CN112332835A (zh) * | 2020-10-30 | 2021-02-05 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 实时检测数字相控阵时频信号故障及其恢复处理方法 |
| WO2022267792A1 (zh) * | 2021-06-21 | 2022-12-29 | 中兴通讯股份有限公司 | 时钟电路及其控制方法、通讯设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4724402A (en) * | 1987-04-23 | 1988-02-09 | Rockwell International Corporation | Phase-locked loop apparatus using an embedded oscillator as a lock detection means |
| JPH07193497A (ja) * | 1993-11-05 | 1995-07-28 | At & T Corp | ホールドオーバモードを持つ位相ロックループ回路のための方法及び装置 |
| CN1625839A (zh) * | 2002-02-01 | 2005-06-08 | 皇家飞利浦电子股份有限公司 | 具有降低的时钟抖动的锁相环 |
| CN1801623A (zh) * | 2005-01-06 | 2006-07-12 | 华为技术有限公司 | 锁相环失效检测方法 |
| CN101399541A (zh) * | 2007-09-25 | 2009-04-01 | 立积电子股份有限公司 | 可调的数字锁定检测器 |
| CN101640536A (zh) * | 2009-08-31 | 2010-02-03 | 捷顶微电子（上海）有限公司 | 锁相环的锁定探测器及其探测方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762631B1 (en) * | 2001-11-06 | 2004-07-13 | National Semiconductor Corporation | Lock detection circuit for a phase locked loop circuit |
-
2016
- 2016-03-03 CN CN201610120447.1A patent/CN107154800B/zh active Active
-
2017
- 2017-02-04 WO PCT/CN2017/072902 patent/WO2017148240A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4724402A (en) * | 1987-04-23 | 1988-02-09 | Rockwell International Corporation | Phase-locked loop apparatus using an embedded oscillator as a lock detection means |
| JPH07193497A (ja) * | 1993-11-05 | 1995-07-28 | At & T Corp | ホールドオーバモードを持つ位相ロックループ回路のための方法及び装置 |
| CN1625839A (zh) * | 2002-02-01 | 2005-06-08 | 皇家飞利浦电子股份有限公司 | 具有降低的时钟抖动的锁相环 |
| CN1801623A (zh) * | 2005-01-06 | 2006-07-12 | 华为技术有限公司 | 锁相环失效检测方法 |
| CN101399541A (zh) * | 2007-09-25 | 2009-04-01 | 立积电子股份有限公司 | 可调的数字锁定检测器 |
| CN101640536A (zh) * | 2009-08-31 | 2010-02-03 | 捷顶微电子（上海）有限公司 | 锁相环的锁定探测器及其探测方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110504968A (zh) * | 2018-05-17 | 2019-11-26 | 四川锦江电子科技有限公司 | 一种双异步信号采样计数装置与方法 |
| CN112332835A (zh) * | 2020-10-30 | 2021-02-05 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 实时检测数字相控阵时频信号故障及其恢复处理方法 |
| CN112332835B (zh) * | 2020-10-30 | 2022-04-12 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 实时检测数字相控阵时频信号故障及其恢复处理方法 |
| WO2022267792A1 (zh) * | 2021-06-21 | 2022-12-29 | 中兴通讯股份有限公司 | 时钟电路及其控制方法、通讯设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107154800B (zh) | 2020-02-28 |
| WO2017148240A1 (zh) | 2017-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320469B1 (en) | Lock detector for phase-locked loop | |
| TWI328353B (en) | Digital lock detector for phase-locked loop | |
| CN101399541B (zh) | 可调的数字锁定检测器及方法 | |
| CN104378106A (zh) | 可编程锁相环锁定检测器及其锁相环电路 | |
| CN107154800A (zh) | 一种锁相环失锁的检测系统及检测方法 | |
| US7015727B2 (en) | Generating a lock signal indicating whether an output clock signal generated by a PLL is in lock with an input reference signal | |
| TWI556584B (zh) | 相位偵測裝置以及相位調整方法 | |
| US7643598B2 (en) | Frequency lock detector | |
| CN113395069B (zh) | 一种基于模糊区脉冲检测的高精度异频数字锁相环系统 | |
| US8831151B2 (en) | Method and associated apparatus of data extraction | |
| JP3028955B1 (ja) | Ｐｌｌロック回路におけるロック検出方法及びその装置 | |
| CN1697325B (zh) | 用于锁相环的数字锁定检测器 | |
| CN108183708B (zh) | 相位锁定检测方法及其电路、锁相环 | |
| CN109936365B (zh) | 小数分频锁相环锁定检测方法及其系统 | |
| US4771442A (en) | Electrical apparatus | |
| TWI548218B (zh) | 具有時序自我檢測的四相位時脈產生器 | |
| CN103986460A (zh) | 一种使用无锁定指示锁相环的SoC片内时钟生成电路 | |
| US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases | |
| CN113193868A (zh) | 锁相检测装置和锁相检测方法、锁相环 | |
| TWI666879B (zh) | 快速鎖定的數位鎖相迴路及其快速鎖定方法 | |
| CN215186702U (zh) | 锁相检测装置、锁相环 | |
| JP2002296309A (ja) | 周波数異常検出回路およびそれに用いる異常検出値設定回路 | |
| JPH0220023B2 (zh) | ||
| CN108011634A (zh) | 一种双模锁相环失锁检测装置及其检测方法 | |
| CN114721899A (zh) | 一种可变时钟频率检测电路及其工作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |