CN112332835B - 实时检测数字相控阵时频信号故障及其恢复处理方法 - Google Patents
实时检测数字相控阵时频信号故障及其恢复处理方法 Download PDFInfo
- Publication number
- CN112332835B CN112332835B CN202011190626.5A CN202011190626A CN112332835B CN 112332835 B CN112332835 B CN 112332835B CN 202011190626 A CN202011190626 A CN 202011190626A CN 112332835 B CN112332835 B CN 112332835B
- Authority
- CN
- China
- Prior art keywords
- clock
- signal
- time
- unit
- resynchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Abstract
本发明提出的一种实时检测数字相控阵时频信号故障及其恢复处理方法，旨在提供一种虚警率小，稳健可靠的处理方法。本发明通过下述技术方案实现：在时钟故障检测中，锁相环锁定指示累计积分处理判断时钟真实锁定状况，通过时钟锁定—失锁—再锁定判决机制，决定是否触发系统重同步操作；在同步信号故障检测中，通过测量时钟计数器分频得到同步信号与外同步信号相位差值，通过多次测量相位值找到跳变点，并对其进行中值滤波，剔除野值后得到的跳变点加半个时钟周期对应的相位值，与上一次设置的最佳采样对应相位值进行比较，当二者不等则认为同步信号出现过故障，同步信号判决模块输出重同步触发信号触发重同步操作，重新恢复数字相控阵系统正常工作。
Description
技术领域
本发明涉及一种主要用于航天测控、导航系统中数字相控阵时频信号故障检测，以及故障消失后，数字相控阵系统自动恢复正常工作处理方法。
背景技术
大型数字相控阵天线是由众多子阵组合而成，而子阵一般为线阵或者行列可控的阵列。相控阵技术是建立在天线阵列技术、信号和数据处理技术以及微电子技术等多学科综合成果的基础上发展起来的。随着系统工作电磁环境的日益恶化、辐射单元数量与日俱增, 相控阵天线在日常工作过程中不可避免地会产生故障现象。其中,时频信号作为有源相控阵天线核心部件,一旦出现该障将导致阵元失效,从而引起天线探测性能的下降，会严重影响相控阵性能的充分发挥。当相控阵天线时频信号发生故障后,如何通过监测其状态,及时对出现故障的天线单元进行快速定位并排除故障,排除故障后迅速恢复相控阵天线的性能,对相控阵天线的快速测试性和快速可诊断性等均提出了越来越高的要求,目前仍然是一项十分复杂的技术难题。
大规模数字相控阵系统以子阵为单位，大型数字相控阵系统天线子阵数量少则几十，多则上千，当个别天线单元出现故障时很难在短期内找出故障点，还不能对整个相控阵天线进行实时监测控制；而且在使用过程中，经常因为一些特殊原因造成相控阵天线系统的传输支路不能良好地传输信号，而操作人员不能及时发现故障点，只能被动地监测后才能逐步定位故障。随着辐射单元数量的增加,诊断的规模将呈指数递增,完成诊断识别过程、检测及其求解的速度也会大打折扣，甚至导致测量不准确，降低系统故障诊断的准确率，造成误判或漏判，故障部位难以定位，这给相控阵天线的应用带来了很大的不便。时频信号，作为数字相控阵系统最重要部件，是整个数字相控阵系统的心脏。数字相控阵列时频信号往往通过同轴线或者光纤传输到不同子阵，在传输过程中因机械振动、外界干扰、抑或时频信号源端均可能出现故障。一旦出现故障将会导致整个系统无法正常运行。时钟故障一般表现为时钟参考源丢失、本地时钟单元失锁等；同步信号故障一般表现为同步信号周期不对，同步信号与时钟信号之间的相位关系发生变化等。同步信号故障会导致子阵内和阵间不同步。子阵阵内与阵间不同步，意味作子阵阵内或阵间各通道间的相位合成会出现损失，而从影响下行接收合成增益或者上行发射等效全向辐射功率(Effective IsotropicRadiated Power，ERIP)，最终使得数字相控阵天线的辐射特性变差。
同步信号与时钟直接关系到整个系统高速通信的准确性、稳定性、可靠性以及影响系统性能指标。数字相控阵中时频信号包括时钟信号和同步信号。时钟信号为时钟芯片提供参考时钟；时钟信号是模数转换器(Analog to Digital Converter，ADC)、数模转换器(Digita to Analog Converter，DAC)采样时钟，现场可编程门阵列(Filed ProgrammableGate Array，FPGA)数字相控阵系统时钟，吉比特收发器(Gigabit Transceiver with LowPower)GTP参考时钟的时间基准。同步信号为子阵内与子阵间提供统一参考源，确保子阵内与子阵间同步。随着相控阵天线阵列数目的增加,当时钟或者同步信号出现异常，整个系统将无法正常工作或者性能损失巨大。一般要求设备最后具备高度自动化运行能力。因此，健壮的数字相阵控系统，需要具备对时频故障实时、可靠监测，且能够在故障消失或者解决后自动恢复工作能力。数字相控阵系统如果需不具备自恢复能力，则需要人工介入恢复系统正常工作。人工的操作不足之处在于费时、费力、且实时性极低。
发明内容
本发明的目的是针对现有数字相控阵的时频信号可能存在故障，会导致整个阵列系统工作不正常的问题及现有技术存在的不足之处，提供一种实时强，自动化运行程度高，虚警率小，稳健可靠的实时检测时频信号故障方法以及在故障消失后系统自恢复的处理方法。
本发明的上述目的可以通过以下措施来达到，一种实时检测数字相控阵时频信号故障及其恢复处理方法，具有如下技术特征：将包含时钟信号故障检测模块、同步信号故障检测模块与重同步触发信号模块连接组成时频故障检测模块，时频故障检测模块与主控单元组成故障检测系统；时钟信号故障检测模块根据现场可编程门阵列(FPGA)提供的工作时钟与吉比特收发器GTP提供的参考时钟，监测外部输入时钟信号的健康状况，确定是否触发输出端重同步触发信号模块重同步操作；同步信号故障检测模块根据子阵内与子阵间同步提供统一基准的同步信号，监测外部输入的同步信号的健康状况，确定数字相控阵系统是否发生重同步操作；时钟信号故障检测模块、同步信号故障检测模块协同检测同步信号故障，测量时钟计数器分频得到同步信号与外同步信号相位差值，对测量相位差值进行分析得到跳变点，并通过对多次测量得到的跳变点进行中值滤波，剔除野值后与上一次配置的值进行比较，判断是否发生变化，决定是否产生重同步触发信号；一旦时钟信号或同步信号出现故障，时频故障检测模块在第一时间将故障状态上报主控单元显示；当时频故障消失或者解决，在时频信号恢复正常后，时钟信号故障检测模块或同步信号故障检测模块通过重同步触发信号模块重同步操作，主控单元获取时频故障检测模块检测状态，完成控制流程调度，重新恢复数字相控阵系统正常工作。
本发明相比于现有技术具有以下有益效果：
实时强，自动化运行程度高。本发明包含时钟信号故障检测模块、同步信号故障检测模块的时频故障检测模块连接主控单元组成故障检测系统；时钟信号故障检测模块、同步信号故障检测模块实时对时钟信号和同步信号进行实时监测，一旦时钟信号或同步信号出现故障能够第一时间将故障状态上报显示。当时频故障消失或者解决，通过重同步触发机制实时自动触发重同步操作，使得子阵能够快速从故障中恢复，所有判决与操作不需要人工介入，完全实时自动化运行。
虚警率小。本发明采用同步信号故障检测模块监测来外部输入同步信号的健康状况，根据监测状态确定数字相控阵系统是否发生重同步操作；时钟信号故障检测模块、同步信号故障检测模块协同检测同步信号故障，测量时钟计数器分频得到同步信号与外同步信号相位差值，对测量相位差值进行分析得到跳变点，并通过对多次测量得到的跳变点进行中值滤波，剔除野值后与上一次配置的值进行比较，判断是否发生变化，决定是否触发重同步，一旦时钟信号或同步信号出现故障，在第一时间将故障状态上报主控单元显示，采用中值滤波，剔野值，提高了同步信号故障检测机制可靠性，避免了虚警出现。
稳健可靠。本发明采用同步信号故障检测模块监测外部输入的同步信号的健康状况，根据监测状态确定数字相控阵系统是否发生重同步操作；时钟信号故障检测模块、同步信号故障检测模块协同检测同步信号故障，测量时钟计数器分频得到同步信号与外同步信号相位差值，对测量相位差值进行分析得到跳变点，并通过对多次测量得到的跳变点进行中值滤波，剔除野值后与上一次配置的值进行比较，判断是否发生变化，决定是否触发重同步，一旦时钟信号或同步信号出现故障，检测模块在第一时间将故障状态上报主控单元显示；系统通过重同步操作，可以从故障中恢复，时频故障消失后，时钟信号故障检测模块或同步信号故障检测模块通过重同步触发机制自动触发同产生重同步信号，触发系统重同步，使得数字相控阵系统恢复正常工作。时钟信号故障模块通过时钟锁定判决单元输出经过状态机处理后的时钟锁定信号；通过不同状态下锁定指示累积处理，避免了因为锁相环锁定指示短时间高或低引起误判，提高了时钟锁定判决的可靠性。判决机制为：首先确认时钟是否锁定，锁定进入下一步，否则等待时钟锁定；然后继续判断时钟是否锁定，失锁则进入下一步，否则等待时钟失锁；再次判断时钟是否锁定，锁定则输出重同步触发信号，否则继续等待时钟锁定。通过“锁定—失锁—再锁定”原则，确保重同步触发信号产生合理、可靠，保障了设备在第
附图说明
图1是本发明数字相控阵时频信号故障检测恢复处理原理示意图。
图2是图1时钟锁定判决单元状态机运转机制示意图。
图3是图1重同步信号产生单元重同步流程示意图。
具体实施方式
下面结合附图和实施例对发明进一步说明。
参阅图1。根据本发明，将包含时钟信号故障检测模块、同步信号故障检测模块与重同步触发信号模块连接组成时频故障检测模块，时频故障检测模块与主控单元组成故障检测系统；时钟信号故障检测模块根据现场可编程门阵列(FPGA)提供的工作时钟与吉比特收发器GTP提供的参考时钟，监测外部输入时钟信号的健康状况，确定是否触发输出端重同步触发信号模块重同步操作；同步信号故障检测模块根据子阵内与子阵间同步提供统一基准的同步信号，监测外部输入的同步信号的健康状况，确定数字相控阵系统是否发生重同步操作；时钟信号故障检测模块、同步信号故障检测模块协同检测同步信号故障，测量时钟计数器分频得到同步信号与外同步信号相位差值，对测量相位差值进行分析得到跳变点，并通过对多次测量得到的跳变点进行中值滤波，剔除野值后与上一次配置的值进行比较，判断是否发生变化，决定是否产生重同步触发信号；一旦时钟信号或同步信号出现故障，时频故障检测模块在第一时间将故障状态上报主控单元显示；当时频故障消失或者解决，在时频信号恢复正常后，时钟信号故障检测模块或同步信号故障检测模块通过重同步触发信号模块重同步操作，主控单元获取时频故障检测模块检测状态，完成控制流程调度，重新恢复数字相控阵系统正常工作。
时钟信号故障检测模块包括：接收外部时钟信号的锁相环PLL(Phase LockLoop)，锁相环PLL顺次串联的时钟锁定判决单元和重同步信号产生单元。外部时钟信号通过锁相环PLL输出高电平的锁定指示信号或为低电平失锁的锁定指示信号，并送入时钟锁定判决单元，根据锁相环PLL锁定指示做积分处理，判断是否真正锁定，通过积分处理可以防止虚警。时钟锁定判决单元采用初始态、校验态、锁定态的状态机运转机制完成对时钟锁定的判决。时钟锁定判决单元输出经过处理后时钟锁定指示送重同步信号产生单元，重同步信号产生单元根据处理后的时钟锁定指示状态，判断是否需要产生重同步触发信号，确认时钟是否锁定，锁定进入下一步，否则等待时钟锁定，然后继续判断时钟是否锁定，失锁则进入下一步，否则等待时钟失锁，再次判断时钟是否锁定，锁定则输出重同步触发信号，否则继续等待时钟锁定，通过“锁定—失锁—再锁定”原则触发数字相控阵系统重同步操作，完成对时钟故障检测以及产生重同步信号。重同步操作采用包括时钟网络的重同步、模数转换器 ADC、数模转换器DAC重新配置的重同步操作，在时频信号恢复正常后，通过重同步操作后数字相控阵系统可以重新恢复正常工作。
完成对同步的检测以及产生重同步信号的同步信号故障检测模块包括：连接外部时钟信号的内同步信号产生单元，接收外部同步信号的延时处理单元，接收时钟信号的内同步信号产生单元和延时处理单元输出端顺次串联相位测量单元、相位值缓存单元、跳变点判决单元、跳变点缓存单元、中值滤波单元和时频故障判决单元。外部同步信号经过延时处理单元送入相位测量单元的送入端，内同步信号产生单元接收时钟信号生成内同步信号，通过计数器分频得到与同步信号同频的脉冲信号并送入相位测量单元的另一端。延时处理单元接收主控单元发送的延时配置控制字，产生附加不同时延的同步信号，并送入相位测量单元。相位测量单元通过开关门计数器，测量内同步信号产生单元生成内同步信号与经过延时处理单元的外部同步信号相位差，相位差单位为和时钟个数。主控单元调度把测量的相位差值送入相位值缓存单元进行存储，相位值缓存单元存满60个数据，通知跳变点判决单元查找缓存数据中的跳变点，并输出跳变点到跳变点缓存单元。跳变点物理意义时钟信号采样同步信号出现亚稳态的时刻。当跳变点缓存单元缓存到5个后，通知中值滤波单元进行中值滤波处理。中值滤波作用是排除最大、最小、次大、次小的跳变点，剔除搜索野值，保证跳变点的准确和可靠性。中值滤波单元将中值滤波后的结果送入同步信号故障判决单元。同步信号故障判决单元通过经过滤波后得到跳变点加半个时钟周期数据，查找对应的相位值，即当前的最佳采样对应的相位值，与上一次设置的最佳采样对应相位值进行比较，当二者不等则认为同步信号出现过故障，于是同步信号故障判决单元输出重同步触发信号触发重同步操作，使数字相控阵系统重新恢复正常工作。
参阅图2。时钟锁定判决单元包含初始态、校验态、锁定态三个状态的状态机。设备上电后处于初始态，初始态对锁定计数器进行清零操作，当PLL锁定指示为低电平状态状态机一直维持在初始态，当检测到PLL锁定状态为高电平状态转移至校验态时，通过校验态操作对失锁计数器进行清零，当检测PLL锁定指示为低电平状态立即回到初始态，当PLL锁定指示为高电平则锁定计数器加1否则清零，当锁定计数器值大于等于4000状态转移至锁定态，并判决时钟锁定；锁定态操作有：对锁定计数器进行清零，当PLL锁定指示为低电平则失锁计数器加1否则清零，当失锁计数器值大于等于4000状态转移至初始态并判决时钟失锁，否则维持在锁定态。时钟锁定判决单元输出信号为经过该状态机处理后的时钟锁定信号。
参阅图3。重同步信号产生单元根据前级时钟锁定判决单元输出的锁定指示判决是否产生重同步触发信号。具体处理流程为：
1)确认时钟是否锁定，锁定则进入下一步，否则等待时钟锁定；
2)继续判断时钟是否锁定，失锁则进入下一步，否则等待时钟失锁；
3)再次判断时钟是否锁定，锁定则输出重同步触发信号，否则继续等待时钟锁定；
4)判断重同步是否完成，完成则输出重同步触发清零信号，然后回到开始状态，否则继续等待重同步完成通知。判断原则为时钟“锁定—失锁—再锁定”，以此确保重同步触发信号出现在合适的时刻。
以上对本发明实施例进行了详细介绍，本文中应用了具体实施方式对本发明进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及设备；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种实时检测数字相控阵时频信号故障及其恢复处理方法，具有如下技术特征：将包含时钟信号故障检测模块、同步信号故障检测模块与重同步触发信号模块连接组成时频故障检测模块，时频故障检测模块与主控单元组成故障检测系统；时钟信号故障检测模块根据现场可编程门阵列(FPGA)提供的工作时钟与吉比特收发器GTP提供的参考时钟，监测外部输入时钟信号的健康状况，确定是否触发输出端重同步触发信号模块重同步操作；同步信号故障检测模块根据子阵内与子阵间同步提供统一基准的同步信号，监测外部输入的同步信号的健康状况，确定数字相控阵系统是否发生重同步操作；时钟信号故障检测模块、同步信号故障检测模块协同检测同步信号故障，测量时钟计数器分频得到同步信号与外同步信号相位差值，对测量相位差值进行分析得到跳变点，并通过对多次测量得到的跳变点进行中值滤波，剔除野值后与上一次配置的值进行比较，判断是否发生变化，决定是否产生重同步触发信号；一旦时钟信号或同步信号出现故障，时频故障检测模块在第一时间将故障状态上报主控单元显示；当时频故障消失或者解决，在时频信号恢复正常后，时钟信号故障检测模块或同步信号故障检测模块通过重同步触发信号模块重同步操作，主控单元获取时频故障检测模块检测状态，完成控制流程调度，重新恢复数字相控阵系统正常工作。
2.如权利要求1所述的实时检测数字相控阵时频信号故障及其恢复处理方法，其特征在于：时钟信号故障检测模块包括：接收外部时钟信号的锁相环PLL，锁相环PLL顺次串联的时钟锁定判决单元和重同步信号产生单元。
3.如权利要求2所述的实时检测数字相控阵时频信号故障及其恢复处理方法，其特征在于：外部时钟信号通过锁相环PLL输出高电平的锁定指示信号或为低电平失锁的锁定指示信号，并送入时钟锁定判决单元，根据锁相环PLL锁定指示做积分处理，判断是否真正锁定，通过积分处理防止虚警。
4.如权利要求3所述的实时检测数字相控阵时频信号故障及其恢复处理方法，其特征在于：时钟锁定判决单元采用初始态、校验态、锁定态的状态机运转机制完成对时钟锁定的判决。
5.如权利要求4所述的实时检测数字相控阵时频信号故障及其恢复处理方法，其特征在于：时钟锁定判决单元输出经过处理后时钟锁定指示送重同步信号产生单元，重同步信号产生单元根据处理后的时钟锁定指示状态，判断是否需要产生重同步触发信号，确认时钟是否锁定，锁定则进入下一步，否则等待时钟锁定，然后继续判断时钟是否锁定，失锁则进入下一步，否则等待时钟失锁，再次判断时钟是否锁定，锁定则输出重同步触发信号，否则继续等待时钟锁定，通过“锁定—失锁—再锁定”原则触发数字相控阵系统重同步操作，完成对时钟故障检测以及产生重同步信号。
6.如权利要求1所述的实时检测数字相控阵时频信号故障及其恢复处理方法，其特征在于：重同步操作采用包括时钟网络的重同步、模数转换器ADC、数模转换器DAC重新配置的重同步操作，在时频信号恢复正常后，通过重同步操作后数字相控阵系统重新恢复正常工作。
7.如权利要求1所述的实时检测数字相控阵时频信号故障及其恢复处理方法，其特征在于：同步信号故障检测模块包括：连接外部时钟信号的内同步信号产生单元，接收外部同步信号的延时处理单元，接收时钟信号的内同步信号产生单元和延时处理单元输出端顺次串联相位测量单元、相位值缓存单元、跳变点判决单元、跳变点缓存单元、中值滤波单元和时频故障判决单元。
8.如权利要求7所述的实时检测数字相控阵时频信号故障及其恢复处理方法，其特征在于：外部同步信号经过延时处理单元送入相位测量单元的送入端，内同步信号产生单元接收时钟信号生成内同步信号，通过计数器分频得到与同步信号同频的脉冲信号并送入相位测量单元的另一端；延时处理单元接收主控单元发送的延时配置控制字，产生附加不同时延的同步信号，并送入相位测量单元，通过开关门计数器，测量内同步信号产生单元生成内同步信号与经过延时处理单元的外部同步信号相位差，相位差单位为和时钟个数。
9.如权利要求8所述的实时检测数字相控阵时频信号故障及其恢复处理方法，其特征在于：主控单元把测量的相位差值送入相位值缓存单元进行存储，相位值缓存单元存满60个数据，通知跳变点判决单元查找缓存数据中的跳变点，并输出跳变点到跳变点缓存单元，当跳变点缓存单元缓存到5个后，通知中值滤波单元进行中值滤波处理，中值滤波单元将中值滤波后的结果送入同步信号故障判决单元，通过经过滤波后得到跳变点加半个时钟周期数据，查找对应的相位值，并与上一次设置的最佳采样对应相位值进行比较，当二者不等则认为同步信号出现过故障，于是同步信号故障判决单元输出重同步触发信号触发重同步操作，使数字相控阵系统重新恢复正常工作。
10.如权利要求1所述的实时检测数字相控阵时频信号故障及其恢复处理方法，其特征在于：时钟锁定判决单元包含初始态、校验态、锁定态三个状态的状态机，设备上电后处于初始态，初始态对锁定计数器进行清零操作，当PLL锁定指示为低电平状态状态机一直维持在初始态，当检测到PLL锁定状态为高电平状态转移至校验态时，通过校验态操作对失锁计数器进行清零，当检测PLL锁定指示为低电平状态立即回到初始态，当PLL锁定指示为高电平则锁定计数器加1否则清零，当锁定计数器值大于等于4000状态转移至锁定态，并判决时钟锁定，当PLL锁定指示为低电平则失锁计数器加1否则清零，当失锁计数器值大于等于4000状态转移至初始态并判决时钟失锁，否则维持在锁定态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011190626.5A CN112332835B (zh) | 2020-10-30 | 2020-10-30 | 实时检测数字相控阵时频信号故障及其恢复处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011190626.5A CN112332835B (zh) | 2020-10-30 | 2020-10-30 | 实时检测数字相控阵时频信号故障及其恢复处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112332835A CN112332835A (zh) | 2021-02-05 |
| CN112332835B true CN112332835B (zh) | 2022-04-12 |
Family
ID=74296296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011190626.5A Active CN112332835B (zh) | 2020-10-30 | 2020-10-30 | 实时检测数字相控阵时频信号故障及其恢复处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112332835B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4002697A1 (en) * | 2020-11-18 | 2022-05-25 | Nxp B.V. | Pll jitter detection |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583054A (en) * | 1984-11-13 | 1986-04-15 | Rca Corporation | Frequency time standard failure monitor |
| JP2001352241A (ja) * | 2000-06-09 | 2001-12-21 | Matsushita Electric Ind Co Ltd | デジタルｐｌｌ装置 |
| CN107154800A (zh) * | 2016-03-03 | 2017-09-12 | 中兴通讯股份有限公司 | 一种锁相环失锁的检测系统及检测方法 |
| CN108886374A (zh) * | 2016-01-18 | 2018-11-23 | 唯亚威解决方案股份有限公司 | 用于检测蜂窝通信信号的失真或变形的方法和设备 |
| CN109639403A (zh) * | 2018-11-26 | 2019-04-16 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 同步传输数字阵列天线基带激励数据的方法 |
| CN111077502A (zh) * | 2019-12-13 | 2020-04-28 | 安徽信息工程学院 | 多频段虚拟的扩展阵列系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018104929A1 (en) * | 2016-12-07 | 2018-06-14 | Arilou Information Security Technologies Ltd. | System and method for using signal waveform analysis for detecting a change in a wired network |
-
2020
- 2020-10-30 CN CN202011190626.5A patent/CN112332835B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583054A (en) * | 1984-11-13 | 1986-04-15 | Rca Corporation | Frequency time standard failure monitor |
| JP2001352241A (ja) * | 2000-06-09 | 2001-12-21 | Matsushita Electric Ind Co Ltd | デジタルｐｌｌ装置 |
| CN108886374A (zh) * | 2016-01-18 | 2018-11-23 | 唯亚威解决方案股份有限公司 | 用于检测蜂窝通信信号的失真或变形的方法和设备 |
| CN107154800A (zh) * | 2016-03-03 | 2017-09-12 | 中兴通讯股份有限公司 | 一种锁相环失锁的检测系统及检测方法 |
| CN109639403A (zh) * | 2018-11-26 | 2019-04-16 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 同步传输数字阵列天线基带激励数据的方法 |
| CN111077502A (zh) * | 2019-12-13 | 2020-04-28 | 安徽信息工程学院 | 多频段虚拟的扩展阵列系统 |
Non-Patent Citations (2)
| Title |
|---|
| "高分四号"卫星大面阵红外相机视频处理电路的FPGA设计;刘涛等;《航天返回与遥感》;20170615(第03期);113-119 * |
| 相控阵天线故障诊断方法研究;汪江秀等;《电子测量技术》;20160815;第39卷(第08期);168-172 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112332835A (zh) | 2021-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8670661B2 (en) | Method and system for passive optical network diagnostics | |
| CN112332835B (zh) | 实时检测数字相控阵时频信号故障及其恢复处理方法 | |
| US20070061628A1 (en) | System and method for examining remote systems and gathering debug data in real time | |
| KR101554216B1 (ko) | 시계열 형태의 센싱 데이터 배드 패턴 검증 방법 및 그 장치 | |
| US8755285B2 (en) | Method, system and apparatus for diagnosing physical downlink failure | |
| KR100727975B1 (ko) | 시스템 온 칩의 고장 진단 장치 및 방법과 고장 진단이가능한 시스템 온 칩 | |
| Lipinski et al. | Performance results of the first White Rabbit installation for CNGS time transfer | |
| US8081723B1 (en) | Serial data signal eye width estimator methods and apparatus | |
| CN102957545A (zh) | 同步网络时钟的维护方法及装置 | |
| US5528635A (en) | Synchronization detecting circuit | |
| JP2002009723A (ja) | 電子システムのパラメータを測定する方法及び装置 | |
| US8334716B1 (en) | Digital phase detection circuit and method | |
| CN109194391B (zh) | 一种误码检测系统及其检测方法 | |
| EP4089389A1 (en) | Spatially resolved perturbation detection using line monitoring system | |
| CN105790872B (zh) | 一种网络时钟同步装置及其工作方法 | |
| CN107612788A (zh) | 一种时间服务器故障检测方法、设备和系统 | |
| Nosov et al. | Extending” Quasar” VLBI-Network: VGOS-compatible Radio Telescope in Svetloe | |
| CN112422181A (zh) | 基于转发器的光网络主动监控 | |
| CN102724062B (zh) | 时钟同步系统的故障定位方法、装置及系统 | |
| CN113078978A (zh) | 远距离多ate半导体测试设备同步方法、系统及测试方法 | |
| US6081569A (en) | Method and apparatus for determining the change in frequency of a reference signal | |
| Masoumi et al. | SimSPRT-II: Monte Carlo simulation of sequential probability ratio test algorithms for optimal prognostic performance | |
| CN115695151A (zh) | 故障处理方法、装置以及船舶管理系统 | |
| JP6888471B2 (ja) | 周波数生成装置、情報収集装置、ネットワークシステム及び故障個所判定方法 | |
| US8184685B2 (en) | System and method for identifying a non-predetermined input data rate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |