CN103293463B - 振荡电路、集成电路及异常检测方法 - Google Patents

振荡电路、集成电路及异常检测方法 Download PDF

Info

Publication number
CN103293463B
CN103293463B CN201310052005.4A CN201310052005A CN103293463B CN 103293463 B CN103293463 B CN 103293463B CN 201310052005 A CN201310052005 A CN 201310052005A CN 103293463 B CN103293463 B CN 103293463B
Authority
CN
China
Prior art keywords
circuit
clock
oscillation circuit
oscillation
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310052005.4A
Other languages
English (en)
Other versions
CN103293463A (zh
Inventor
吉村胜利
井上和俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=49002196&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN103293463(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN103293463A publication Critical patent/CN103293463A/zh
Application granted granted Critical
Publication of CN103293463B publication Critical patent/CN103293463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及振荡电路、集成电路及异常检测方法。在根据子振荡电路的振荡频率而预先决定的期间，将主振荡电路的高速时钟个数的下限值以及上限值分别预先存储于下限值寄存器以及上限值寄存器。在第1异常检测部中，在与高速时钟和低速时钟对应的期间，利用计数器对高速时钟进行计数，利用比较器（42）对计数值和上限值进行比较，在超过上限值的情况下，视为异常。利用比较器（38）对与计数值对应的寄存器的输出值和下限值进行比较，在比下限值小的情况下，视为异常。在第2异常检测部中，在与低速时钟对应的定时获取利用分频器对高速时钟进行分频后的分频时钟的移位寄存器的输出值的各位为全部相同的值的情况下，由振荡确认电路视为异常。

Description

振荡电路、集成电路及异常检测方法
技术领域
本发明涉及振荡电路、集成电路及异常检测方法。
背景技术
一般来说，内置振荡电路的IC(集成电路)构成为内置1个系统的振荡电路，以在该振荡电路中生成的时钟动作。
像这样内置振荡电路的IC通过在振荡电路中生成的时钟动作，存在因IC的异常等引起振荡电路的振荡停止，或振荡频率异常的情况下，不进行正常动作，作为系统引起致命性问题的可能性。
因此，需要检测出振荡电路的动作异常的技术。例如，考虑内置WDT(看门狗定时器)等的具有自动复位功能的监视定时器。然而在这样的情况下，若WDT的时钟停止，则也不能够进行基于WDT的自动复位。
因此，作为检测振荡电路的异常的其他的技术，例如有专利文献1以及专利文献2等所记载的技术。在专利文献1以及专利文献2所记载的技术中记载有如下技术，即，利用从异常检测用的子振荡电路输出的异常检测用的时钟，进行输出用于内部电路的动作的时钟的主振荡电路的异常检测。
专利文献1：日本特开平6－83474号公报
专利文献2：日本特开平8－76877号公报
然而，在专利文献1以及专利文献2所记载的技术中，存在子振荡电路停止的情况下，主振荡电路异常时，不能够进行该异常的检测的问题。
因此，本发明者们为了检查子振荡电路，研究在具备主振荡电路和子振荡电路的振荡电路中新设置子振荡电路检查用的振荡电路。然而，若新设置子振荡电路检查用的振荡电路，则作为振荡电路整体不能实现小型化，另外，作为新的问题点，发现了还需要进一步把握新设置的子振荡电路检查用的振荡电路的动作状态。
发明内容
本发明是为了解决上述的问题而提出的，目的在于提供即便在子振荡电路停止的情况下，也能够进行异常检测，且能够实现振荡电路自身的小型化的振荡电路、集成电路以及异常检测方法。
为了实现上述目的，技术方案1所记载的振荡电路具备：主振荡电路，其向内部电路输出规定的主时钟；子振荡电路，其输出与上述主振荡电路不同的频率的子时钟；第1异常检测单元，其在根据从上述子振荡电路输出的子时钟而预先规定的期间内，根据从上述主振荡电路输出的主时钟的个数来检测异常；第2异常检测单元，其根据对从上述主振荡电路输出的主时钟进行分频后的分频时钟和从上述子振荡电路输出的子时钟来检测异常。
技术方案6所记载的集成电路具备：具有检测自身的异常的功能的上述技术方案1至上述技术方案5中任意一项所述的振荡电路；和根据从上述振荡电路所具备的主振荡电路输出的主时钟而进行动作的内部电路。
在技术方案7所记载的异常检测方法中，具备如下工序：针对具备向内部电路输出规定的主时钟的主振荡电路和输出与上述主振荡电路不同的频率的子时钟的子振荡电路的振荡电路，存储与从上述子振荡电路输出的上述子时钟对应的定时的、从上述主振荡电路输出的主时钟被分频后的上述分频时钟的电平的工序；在存储的上述分频时钟的电平为预先规定的次数、同电平的情况下，作为异常检测为上述主振荡电路停止振荡的工序。
在技术方案8所记载的异常检测方法中，具备如下工序：针对具备向内部电路输出规定的主时钟的主振荡电路和输出与上述主振荡电路不同的频率的子时钟的子振荡电路的振荡电路，在根据从上述子振荡电路输出的子时钟而预先规定的期间内，获取从上述主振荡电路输出的主时钟的个数的工序；对获取的主时钟的个数和预先存储于存储单元的上限值进行比较，在上述主时钟的个数超过上限值的情况下，检测为异常的工序；对获取的主时钟的个数和预先存储于存储单元的下限值进行比较，在上述主时钟的个数小于下限值的情况下，检测为异常的工序。
根据本发明，起到即便在子振荡电路停止的情况下，也能够进行异常检测，且能够实现振荡电路自身的小型化的效果。
附图说明
图1是表示本实施方式的集成电路的概要构成的一个例子的概要构成图。
图2是表示本实施方式的振荡电路的概要构成的一个例子的概要构成图。
图3是本实施方式的主振荡电路以及子振荡电路的正常动作时的时序图的一个例子。
图4是本实施方式的主振荡电路的振荡异常的动作时的时序图的一个例子。
图5是本实施方式的子振荡电路的振荡异常的动作时的时序图的一个例子。
图6是本实施方式的子振荡电路的振荡停止的动作时的时序图的一个例子。
图7是本实施方式的主振荡电路的振荡停止的动作时的时序图的一个例子。
图8是总结了本实施方式的主振荡电路以及子振荡电路的异常和比较器(38)、比较器(42)以及振荡确认电路中的异常(NG)的检测的关系的图。
具体实施方式
以下，参照附图，对本实施方式的集成电路以及具有自身诊断功能的振荡电路进行说明。以下，针对主振荡电路30以及子振荡电路50的异常，分为振荡异常和起动停止二种状态进行说明。此外，在本实施方式中，振荡异常不是振荡停止，而是指与规定的频率相比，振荡频率高或者低的状态的异常。
首先，对具备本实施方式的振荡电路的集成电路(IC)的概要构成进行说明。图1示出本实施方式的集成电路的概要构成的一个例子。
本实施方式的集成电路10具备内部电路12、内部电路动作控制部14以及振荡电路20。该集成电路10基于从外部的MCU(微处理器)8输入的控制信号来控制动作。
振荡电路20是具有针对异常的自身诊断功能的振荡电路。振荡电路20具备：具备主(高速)振荡电路30的第1异常检测部22；具备子(低速)振荡电路50的第2异常检测部24；OR电路26，详细内容后述。
从振荡电路20向内部电路动作控制部14输出异常检测信号。在本实施方式的振荡电路20中，若检测出主振荡电路30以及子振荡电路50的至少一方的异常，则将检测出异常的情况通知给内部电路动作控制部14。
另外，向内部电路12供给从主振荡电路30输出的高速时钟。内部电路12根据该高速时钟进行规定的动作。此外，只要是像这样根据从主振荡电路30供给的高速时钟进行规定的动作，则不对内部电路12的构成、功能等进行特别限定。
内部电路动作控制部14具有控制内部电路12的动作的功能，例如，由控制电路、CPU等构成。本实施方式的内部电路动作控制部14若从振荡电路20接收通知检测出异常的主旨的异常检测信号，则进行使内部电路12复位，或使内部电路12的功能停止等规定的控制处理。而且，将检测出异常的主旨(或者进行了规定的控制处理的主旨)通知给外部。
接下来，对本实施方式的具有自身诊断功能的振荡电路20进行详细说明。图2示出本实施方式的振荡电路20的概要构成的一个例子。如上所述，本实施方式的振荡电路20具备第1异常检测部22、第2异常检测部24以及OR电路26。
第1异常检测部22具备主振荡电路30、计数器32、上升沿检测电路34、寄存器36、比较器38、下限值寄存器40、比较器42以及上限值寄存器44。另一方面，第2异常检测部24具备子振荡电路50、分频器52、移位寄存器54以及振荡确认电路56。
第1异常检测部22作为异常检测出主振荡电路30以及子振荡电路50的振荡异常和子振荡电路50的振荡停止。另一方面，第2异常检测部24作为异常检测出主振荡电路30的振荡停止。
主振荡电路30是产生向内部电路12供给的高速时钟的高速(相对于子振荡电路50高速)振荡电路。在本实施方式中，作为具体的一个例子，将振荡频率设为1MHz。另一方面，子振荡电路50是产生用于检测主振荡电路30的异常的低速时钟的低速(相对于主振荡电路30低速)振荡电路。在本实施方式中，作为具体的一个例子，将振荡频率设为主振荡电路30的1/16，即设为1/16MHz。
计数器32根据从上升沿检测电路34输入至复位(RESET)的信号(以下称复位信号)对从主振荡电路30输入的高速时钟进行计数，将计数值输出至寄存器36以及比较器42。在本实施方式中，作为具体的一个例子，将计数器32的输出值设为16进制数(HEX)。
上升沿检测电路34具有通过主振荡电路30的高速时钟对子振荡电路50的低速时钟的上升沿进行采样并检测的功能。寄存器36具有将从上升沿检测电路34输入的信号的下降沿作为时钟，获取计数器32的输出，并输出至比较器38的功能。在本实施方式中，作为具体的一个例子，将寄存器36设为8位(16进制数：HEX)。
在下限值寄存器40预先存储有视为寄存器36的输出值为正常的下限值。比较器38对存储于下限值寄存器40的下限值和寄存器36的输出值进行比较，在寄存器36的输出值比下限值小的情况下，作为NG(异常)，将表示“1”的信号输出至OR电路26。
另一方面，在上限值寄存器44预先存储有视为计数器32的输出值为正常的上限值。比较器42对存储于上限值寄存器44的上限值和计数器32的输出值进行比较，在计数器32的输出值比上限值大的情况下，作为NG(异常)，将表示“1”的信号输出至OR电路26。
分频器52具有生成对从主振荡电路30输出的高速时钟进行分频后的分频时钟，并输出至移位寄存器54的功能。在本实施方式中，作为具体的一个例子，分频器52将从主振荡电路30输出的高速时钟分频成1/32。
移位寄存器54具有根据从子振荡电路50输出的低速时钟，获取从分频器52输出的分频时钟，并输出至振荡确认电路56的功能。在本实施方式中，作为具体的一个例子，将移位寄存器54设为4位(BIN)。
振荡确认电路56在移位寄存器54的输出值为规定值的情况下，作为NG(异常)，将表示“1”的信号输出至OR电路26。在本实施方式中，作为具体的一个例子，振荡确认电路56在移位寄存器54的输出值的4位为全部相同的值，即为“1111”或者“0000”的情况下，视为NG(异常)。
向OR电路26输入从比较器38、比较器42、以及振荡确认电路56输出的信号。在本实施方式中，在比较器38、比较器42、以及振荡确认电路56中的任意一个中检测出NG(异常)的情况下，从OR电路26输出“H”电平的异常检测信号。另外，在检测出比较器38、比较器42以及振荡确认电路56的全部为OK(正常)的情况下，输出“L”电平的异常检测信号。
接下来，参照附图，对本实施方式的振荡电路20的动作进行说明。
首先，对主振荡电路30以及子振荡电路50正常动作的情况进行说明。图3示出主振荡电路30以及子振荡电路50的正常动作时的时序图的一个例子。
通过主振荡电路30的高速时钟对子振荡电路50的低速时钟的上升沿采样并进行检测。
上升沿检测电路34检测出子振荡电路50的上升沿后，仅在高速时钟的1个时钟期间输出“H”电平的信号，直至检测出下一个的子振荡电路50的上升沿为止输出“L”电平的信号。在本实施方式中，由于子振荡电路50是主振荡电路30的1/16的频率，所以每隔高速时钟的16个时钟，上升沿检测电路34的输出信号上升(或者下降)。
计数器32在上升沿检测电路34的输出信号的下降沿至下一个下降沿的期间，对高速时钟进行计数，将计数值输出至比较器38。在本实施方式中，如图3所示，计数至0～F(15)，输出计数值“F(15)”。
在比较器42中，对计数器32的计数值(“F(15)”)和存储于上限值寄存器44的上限值(例如16)进行比较，由于在上限值以下，所以将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
另一方面，寄存器36与计数器32相同，在上升沿检测电路34的输出信号的下降沿至下一个下降沿的期间，存储计数器32的输出，并输出至比较器38。在本实施方式中，如图3所示，输出“0x0F(15)”。这样，在主振荡电路30以及子振荡电路50正常动作的情况下，输入至比较器38和比较器42的信号所表示的值共用(在本实施方式中为“15”)。
在比较器38中，对寄存器36的输出值(“0x0F(15)”)和存储于下限值寄存器40的下限值(例如14)进行比较，由于是下限值以上，所以将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
另外，第2异常检测部24的移位寄存器54在从子振荡电路50输出的低速时钟上升的定时，获取从分频器52输出的分频时钟，根据分频时钟的电平存储“1”或者“0”。在本实施方式中，如图3所示，在移位寄存器54交替储存“1”和“0”。
振荡确认电路56根据从移位寄存器54输出的4位输出信号的各位值，将表示异常或正常的信号输出至OR电路26。如图3所示，在主振荡电路30以及子振荡电路50的正常动作时，如上所述，在移位寄存器54交替储存“1”、“0”，所以输出信号的各位不会成为相同的值。因此，振荡确认电路56将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
由于输入的全部信号表示“0”，所以从OR电路26输出表示正常的主旨的“L”电平的异常检测信号。
接下来，对主振荡电路30产生振荡异常的情况进行说明。图4示出主振荡电路30的振荡异常的动作时的时序图的一个例子。
如图4所示，在产生主振荡电路30的频率变低的振荡异常的情况下，在计数器32的计数值比正常动作时小时，从上升沿检测电路34输入复位信号。在图4中，在若是正常动作时应有16个时钟的高速时钟的期间，只产生13个时钟，所以计数器32作为计数值输出“C(12)”。将该计数值＝12输入至比较器42，但由于是存储于上限值寄存器44的上限值以下，所以比较器42不视为异常(NG)，将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
另一方面，也将计数器32的计数值输入至寄存器36。由于只计数至13个时钟量，所以如图4所示，寄存器36输出“0x0C(12)”。在比较器38中，对寄存器36的输出值(“0x0C(12)”)和存储于下限值寄存器40的下限值进行比较，由于是下限值以下，所以将表示异常(NG)的主旨的“1”的信号输出至OR电路26。
此外，此时，在第2异常检测部24中，如图4所示，在移位寄存器54未交替存储“1”、“0”，但4位全部未成为相同的值。因此，振荡确认电路56将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
由于从比较器38、比较器42以及振荡确认电路56输入的信号中，从比较器38输入的信号表示“1”，所以从OR电路26输出表示异常的主旨的“H”电平的异常检测信号。
另外，如图4所示，在产生主振荡电路30的频率变高的振荡异常的情况下，即便计数器32的计数值超过正常动作时的值也继续计数，计数值变大。在图4中，由于在若是正常动作时应有16个时钟的高速时钟的期间产生18个时钟，所以计数器32作为计数值输出“11(17)”。将该计数值＝17输入至比较器42。由于是存储于上限值寄存器44的上限值以上，所以比较器42将表示异常(NG)的主旨的“1”的信号输出至OR电路26。
另一方面，将计数器32的计数值也输入至寄存器36。计数至18个时钟量，如图4所示，寄存器36输出“0x11(17)”。在比较器38中，对寄存器36的输出值(“0x11(17)”)和存储于下限值寄存器40的下限值进行比较，但由于是下限值以上，所以将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
这样，在主振荡电路30的动作产生振荡异常的情况下，能够通过第1异常检测部22的比较器38以及比较器42来检测异常(NG)。
接下来，对子振荡电路50产生振荡异常的情况进行说明。图5示出子振荡电路50的振荡异常的动作时的时序图的一个例子。
如图5所示，在产生子振荡电路50的频率变低的振荡异常的情况下，上升沿检测电路34中检测出上升沿的定时比正常动作时晚。因此，向计数器32输入复位信号的定时变晚，即便计数器32的计数值超过正常动作时的值也继续计数，计数值变大。在图5中，计数器32作为计数值输出“11(17)”。将该计数值＝17输入至比较器42。由于是存储于上限值寄存器44的上限值以上，所以比较器42将表示异常(NG)的主旨的“1”的信号输出至OR电路26。
另一方面，也将计数器32的计数值输入至寄存器36。如图5所示，寄存器36输出“0x11(17)”。在比较器38中，对寄存器36的输出值(“0x11(17)”)和存储于下限值寄存器40的下限值进行比较，但由于是下限值以上，所以将表示正常(OK)的主旨的“0”电平的信号输出至OR电路26。
此外，此时，在第2异常检测部24中，如图5所示，在移位寄存器54未交替储存“1”、“0”，但4位全部未成为相同的值，所以振荡确认电路56将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
另外，如图5所示，在产生子振荡电路50的频率变高的振荡异常的情况下，在计数器32的计数值比正常动作时小时，从上升沿检测电路34输入复位信号。在图5中，由于在只产生12个时钟的高速时钟时输入复位信号，所以计数器32作为计数值输出“B(11)”。将该计数值＝11输入至比较器42，但由于是存储于上限值寄存器44的上限值以下，所以比较器42不视为异常(NG)，将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
另一方面，也将计数器32的计数值输入至寄存器36。由于只计数12个时钟量，如图5所示，寄存器36输出“0x0B(11)”。在比较器38中，对寄存器36的输出值(“0x0B(11)”)和存储于下限值寄存器40的下限值进行比较，由于是下限值以下，所以将表示异常(NG)的主旨的“1”电平的信号输出至OR电路26。
这样，在子振荡电路50的动作产生振荡异常的情况下，能够通过第1异常检测部22的比较器38以及比较器42检测异常(NG)。
接下来，对子振荡电路50产生振荡停止的情况进行说明。图6示出子振荡电路50的振荡停止的动作时的时序图的一个例子。
如图6所示，在子振荡电路50振荡停止的情况下，在上升沿检测电路34中，在振荡停止以后不会检测出上升沿。因此，不向计数器32输入复位信号，计数器32继续计数。将持续计数而得的计数值输入至比较器42，所以在比较器42中，在成为存储于上限值寄存器44的上限值以上时，将表示异常(NG)的主旨的“1”的信号输出至OR电路26。
另一方面，在子振荡电路50的振荡停止以后，也不会从上升沿检测电路34向寄存器36输入信号。所以成为基于之前(子振荡电路50的振荡停止前：正常动作时)输入的信号，从寄存器36输出“0x0F(15)”的状态。因此，由于是存储于下限值寄存器40的下限值以上，所以比较器38将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
另外，在子振荡电路50的振荡停止以后，不会从子振荡电路50向移位寄存器54输入信号。因此，成为基于之前(子振荡电路50的振荡停止前：正常动作时)输入的低速时钟，从移位寄存器54输出“0101”的状态。因此，振荡确认电路56将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
这样，在子振荡电路50产生振荡停止的情况下，能够通过第1异常检测部22的比较器42检测异常(NG)。
接下来，对主振荡电路30产生振荡停止的情况进行说明。图7示出主振荡电路30的振荡停止的动作时的时序图的一个例子。
如图7所示，在主振荡电路30振荡停止的情况下，在上升沿检测电路34中，在振荡停止以后，不会检测出上升沿。所以，不向计数器32输入复位信号，但由于不输入高速时钟，所以也停止计数。在图7所示的例子中，保持输出计数值“B(11)”的状态。在比较器42中，由于是存储于上限值寄存器44的上限值以下，所以将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
另一方面，在主振荡电路30的振荡停止以后，不会从上升沿检测电路34向寄存器36输入信号。因此，成为基于之前(主振荡电路30的振荡停止前：正常动作时)输入的信号，从寄存器36输出“0x0F(15)”的状态。因此，由于是存储于下限值寄存器40的下限值以上，所以比较器38将表示正常(OK)的主旨的“0”的信号输出至OR电路26。
另外，分频器52在主振荡电路30的振荡停止以后，不会重新输入高速时钟，所以在图7所示的例子中，持续输出“H”电平的分频时钟。由于移位寄存器54在子振荡电路50的低速时钟的上升定时获取“H”电平的分频时钟，所以持续存储相同的值(“1”)。在振荡确认电路56中，若移位寄存器54的输出值成为“1111”，则将表示异常(NG)的主旨的“1”的信号输出至OR电路26。
这样，在主振荡电路30产生振荡停止的情况下，能够通过第2异常检测部24的振荡确认电路56检测异常(NG)。
图8示出总结了主振荡电路30以及子振荡电路50的异常和比较器38、比较器42以及振荡确认电路56中的检测的关系的内容。
如以上说明所示，在本实施方式的振荡电路20中，具备向内部电路12供给高速时钟的主振荡电路30以及子振荡电路50，具备用于检测这些的异常的第1异常检测部22以及第2异常检测部24。在根据子振荡电路50的振荡频率而预先决定的期间，将从主振荡电路30输出的高速时钟的时钟个数的视为正常的下限值预先存储于下限值寄存器40，将上限值预先存储于上限值寄存器44。在第1异常检测部22中，在与高速时钟和低速时钟对应的期间，利用计数器32对高速时钟的时钟个数进行计数，利用比较器42对计数值和存储于上限值寄存器44的上限值进行比较，在超过上限值的情况下，从比较器42输出表示异常(NG)的主旨的信号。另外，利用比较器38对与计数器32的计数值对应的寄存器36的输出值和存储于下限值寄存器40的下限值进行比较，在比下限值小的情况下，从比较器38输出表示异常(NG)的主旨的信号。
另外，在第2异常检测部24中，移位寄存器54在与低速时钟对应的定时获取利用分频器52对高速时钟进行分频而得的分频时钟，在移位寄存器54的输出值的各位为全部相同的值的情况下，从振荡确认电路56输出表示异常(NG)的主旨的信号。
由此，能够通过第1异常检测部22检测出与主振荡电路30以及子振荡电路50的振荡异常、子振荡电路50的振荡停止相关的异常。另外，能够通过第2异常检测部24检测出与主振荡电路30的振荡停止相关的异常。
因此，即便在子振荡电路50停止的情况下，也能够进行异常检测，且也可以不重新设置用于检测子振荡电路50的异常的振荡电路，所以能够实现小型化且提供可靠性高的振荡电路20。
此外，作为具备具有这样的检测自身异常的功能的振荡电路20的集成电路10，不进行特别限定，但作为优选的例子，例如列举应用于用于监视系统的集成电路10，上述监视系统用于监视车载的电池。在用于这样的电池监视系统的集成电路10中，存在若在电池的放电中振荡电路进行异常振荡，则电池的放电不停止，电池的余量耗尽的情况。因此，为了高精度检测振荡电路的异常，优选应用本发明的振荡电路。
此外，在本实施方式中，将主振荡电路30设为高速振荡电路，将子振荡电路50设为频率为主振荡电路30的1/16的低速振荡电路，但倍率并不局限于此。此外，倍率高的一方的异常的检测精度变高。另外，在上述实施方式中，存储于下限值寄存器40的下限值以及存储于上限值寄存器44的上限值是一个例子，并不局限于本实施方式，根据异常的检测精度等决定即可。另外，寄存器36、移位寄存器54的位数、分频器52的分频比例等也不局限于本实施方式，根据异常的检测精度等决定即可。
另外，将主振荡电路30设为高速振荡电路，将子振荡电路50设为低速振荡电路，但也可以使两者的频率相同，也可以使主振荡电路30为低速振荡电路，使子振荡电路50为高速振荡电路。该情况下，将分频器52设置成不是输入从主振荡电路30输出的时钟，而是输入从子振荡电路50输出时钟的构成。此外，在将子振荡电路50设为高速振荡电路的情况下，由于电流的消耗变多，因此从抑制消耗电力的观点出发不优选。
另外，在本实施方式中，构成为在根据比较器38、比较器42以及振荡确认电路56的输出，任意一个表示异常(NG)的情况下，从OR电路26输出表示异常的主旨的异常检测信号，但并不局限于此。例如，也可以不经由OR电路26，将比较器38、比较器42以及振荡确认电路56的各输出信号输出至振荡电路20的外部(例如内部电路动作控制部14)。
另外，在本实施方式中，使用上升沿检测电路34检测子振荡电路50的低速时钟的上升沿，但即便使用检测下降沿的电路也能够实现相同的功能。
另外，在上述的实施方式中说明的集成电路10、振荡电路20等的构成以及动作等是一个例子，当然在不脱离本发明的主旨的范围内，能够根据状况进行变更。例如，也可以不使下限值寄存器40以及上限值寄存器44构成为寄存器，而构成为存储器。
符号说明
10…集成电路；12…内部电路；20…振荡电路；22…第1异常检测部；24…第2异常检测部；30…主振荡电路；32…计数器；34…上升沿检测电路；36…寄存器；38…比较器；42…比较器；40…下限值寄存器；44…上限值寄存器；50…子振荡电路；52…分频器；54…移位寄存器；56…振荡确认电路。

Claims (5)

1.一种振荡电路，其特征在于，具备：
主振荡电路，其向内部电路输出规定的主时钟；
子振荡电路，其输出与所述主时钟的频率不同的频率的子时钟；
第1异常检测单元包括：
下限值寄存器(40)，其存储所述主振荡电路的主时钟的时钟个数的下限值；
上限值寄存器(44)，其存储所述主振荡电路的主时钟的时钟个数的上限值；
上升沿检测电路(34)；计数器(32)；第一寄存器(36)；第1比较器(42)以及第2比较器(38)，
其中，
所述上升沿检测电路(34)的输入端连接于所述子振荡电路，输出端连接于计数器，通过所述主振荡电路的主时钟对所述子振荡电路的子时钟的上升沿进行采样并检测，
所述计数器(32)根据从所述上升沿检测电路输入的信号，对从主振荡电路输入的主时钟进行计数，并将计数值输出至所述第一寄存器以及所述第1比较器(42)，
所述第一寄存器(36)将从所述上升沿检测电路输入的信号的下降沿作为时钟，获取所述计数器的输出并输出至所述第2比较器；
所述第1比较器(42)对所述计数器输出的计数值和存储于所述上限值寄存器的上限值进行比较，在超过上限值的情况下，从该第1比较器输出表示子时钟异常的信号；
所述第2比较器(38)对所述计数器输出的计数值和存储于所述下限值寄存器的下限值进行比较，在比下限值小的情况下，从该第2比较器输出表示主时钟异常的信号；
第2异常检测单元包括：
分频器(52)，对从所述主振荡电路输出的主时钟进行分频来得到分频 时钟；
移位寄存器(54)，在与所述子时钟对应的定时获取所述分频时钟并输出输出值；
振荡确认电路(56)，在所述移位寄存器(54)的输出值的各位为全部相同的值的情况下，输出表示主时钟异常的信号。
2.根据权利要求1所述的振荡电路，其特征在于，
所述第1异常检测单元作为异常检测出所述主振荡电路以及所述子振荡电路的振荡频率的异常、以及所述子振荡电路的振荡停止。
3.根据权利要求1所述的振荡电路，其特征在于，
所述第2异常检测单元作为异常检测出所述主振荡电路的振荡停止。
4.一种集成电路，其特征在于，具备：
具有检测自身的异常的功能的所述权利要求1所述的振荡电路；以及
根据从所述振荡电路所具备的主振荡电路输出的主时钟而进行动作的内部电路。
5.一种异常检测方法，其特征在于，
针对具备向内部电路输出规定的主时钟的主振荡电路和输出与所述主时钟的频率不同的频率的子时钟的子振荡电路的振荡电路，具备第1异常检测工序和第2异常检测工序，其中，
在第1异常检测工序中，
利用下限值寄存器(40)存储所述主振荡电路的主时钟的时钟个数的下限值；利用上限值寄存器(44)存储所述主振荡电路的主时钟的时钟个数的上限值；利用上升沿检测电路(34)的输入端连接于所述子振荡电路且输出端连接于计数器，并通过所述主振荡电路的主时钟对所述子振荡电路的子时钟的上升沿进行采样并检测，利用计数器(32)根据从所述上升沿检测电路输入的信号，对从主振荡电路输入的主时钟进行计数，并将计数值输出至第一寄存器(36)以及第1比较器(42)，利用所述第一寄存器(36)将从所述上升沿检测电路输入的信号的下降沿作为时钟，获取所述计数器的输出并输出至第2比较器(38)；通过所述第1比较器(42)对所述计数器输出的计数值和存储于所述上限值寄存器的上限值进行比较，在超过上限值的情况下，从该第1比较器输出表示子时钟异常的信号；通过所述第2比较器(38)对所述计数器输出的计数值和存储于所述下限值寄存器的下限值进行比较，在比下限值小的情况下，从该第2比较器输出表示主时钟异常的信号；
在第2异常检测工序中，
利用分频器(52)对从所述主振荡电路输出的主时钟进行分频来得到分频 时钟；利用移位寄存器(54)在与所述子时钟对应的定时获取所述分频时钟并输出输出值；利用振荡确认电路(56)在所述移位寄存器(54)的输出值的各位为全部相同的值的情况下，输出表示主时钟异常的信号。
CN201310052005.4A 2012-02-24 2013-02-17 振荡电路、集成电路及异常检测方法 Active CN103293463B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012039270A JP5921913B2 (ja) 2012-02-24 2012-02-24 発振回路、集積回路、及び異常検出方法
JP2012-039270 2012-02-24

Publications (2)

Publication Number Publication Date
CN103293463A CN103293463A (zh) 2013-09-11
CN103293463B true CN103293463B (zh) 2018-04-03

Family

ID=49002196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310052005.4A Active CN103293463B (zh) 2012-02-24 2013-02-17 振荡电路、集成电路及异常检测方法

Country Status (3)

Country Link
US (1) US9453881B2 (zh)
JP (1) JP5921913B2 (zh)
CN (1) CN103293463B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014219964A1 (de) * 2014-10-01 2016-04-07 Robert Bosch Gmbh Verfahren zur Fremdobjekterkennung für eine Induktionsladevorrichtung und Induktionsladevorrichtung
DE102014219968A1 (de) 2014-10-01 2016-04-07 Robert Bosch Gmbh Verfahren zur Fremdobjekterkennung für eine Induktionsladevorrichtung und Induktionsladevorrichtung
US10318370B2 (en) * 2016-03-25 2019-06-11 Seiko Epson Corporation Circuit device, physical quantity detection device, oscillator, electronic apparatus, vehicle, and method of detecting failure of master clock signal
EP3545459B1 (en) * 2017-02-01 2023-08-30 Hewlett-Packard Development Company, L.P. Intrusion detections with ambient light sensors and super input/output circuits
CN107120527B (zh) * 2017-07-07 2023-02-21 山东特联信息科技有限公司 防短接装置、气瓶监管装置及加气机
JP6979413B2 (ja) * 2017-10-27 2021-12-15 ローム株式会社 監視装置及びこれを用いた電源システム
JP7121610B2 (ja) * 2018-09-14 2022-08-18 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
JP7238464B2 (ja) * 2019-02-26 2023-03-14 セイコーエプソン株式会社 リアルタイムクロックモジュール、電子機器及び移動体
CN111308317B (zh) * 2019-12-16 2022-08-16 华南理工大学广州学院 一种通过拼图来检测多谐振荡电路连接是否正确的方法
CN111726190B (zh) * 2020-06-18 2022-10-04 四川艾贝斯科技发展有限公司 用于路灯控制系统的系统时间校准方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1793988A (zh) * 2004-12-22 2006-06-28 阿尔卡特公司 周期电子信号频率监控系统和方法
CN101071154A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种环路振荡器启动电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01288914A (ja) * 1988-05-16 1989-11-21 Fujitsu Ltd クロック断検出回路
JPH0683474A (ja) * 1992-09-01 1994-03-25 Fujitsu Ten Ltd マイクロコンピュータの異常検出方法
JPH07235831A (ja) * 1994-02-22 1995-09-05 Hitachi Ltd 周波数異常検出回路
JPH0876877A (ja) * 1994-09-06 1996-03-22 Fujitsu Ltd 異常発振検出回路
JPH10116213A (ja) * 1996-10-11 1998-05-06 Nec Eng Ltd 発振器監視回路
JP4211195B2 (ja) * 2000-05-17 2009-01-21 沖電気工業株式会社 クロック異常検出回路
JP2006172202A (ja) * 2004-12-16 2006-06-29 Nec Electronics Corp 半導体装置
US7929648B2 (en) * 2006-03-31 2011-04-19 Ati Technologies Inc. Clock error detection apparatus and method
JP4843034B2 (ja) * 2006-06-09 2011-12-21 富士通株式会社 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
JP5180169B2 (ja) * 2009-09-08 2013-04-10 ルネサスエレクトロニクス株式会社 半導体集積回路
US8125250B2 (en) * 2010-03-26 2012-02-28 Apple Inc. Frequency detection mechanism for a clock generation circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1793988A (zh) * 2004-12-22 2006-06-28 阿尔卡特公司 周期电子信号频率监控系统和方法
CN101071154A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种环路振荡器启动电路

Also Published As

Publication number Publication date
JP5921913B2 (ja) 2016-05-24
CN103293463A (zh) 2013-09-11
US9453881B2 (en) 2016-09-27
US20130222068A1 (en) 2013-08-29
JP2013175056A (ja) 2013-09-05

Similar Documents

Publication Publication Date Title
CN103293463B (zh) 振荡电路、集成电路及异常检测方法
US7750618B1 (en) System and method for testing a clock circuit
US8248169B2 (en) Semiconductor integrated circuit and abnormal oscillation detection method for semiconductor integrated circuit
CN100565423C (zh) 时钟异常检测电路和时钟异常检测方法
US5157699A (en) Watchdog timer employing plural counters and discriminator for determining normal operating frequency range of input
CN102497200B (zh) 一种时钟信号丢失检测电路及方法
US20120286825A1 (en) Method and Device for Monitoring a Frequency Signal
US20110175653A1 (en) Clock device
CN110999086A (zh) 容错时钟监视器系统
EP3971594A1 (en) Automatic fault injection in a clock monitor unit
CN114237948A (zh) 晶振时钟失效检测方法
US9919665B2 (en) Device and method for monitoring a timer
US8115516B2 (en) Circuit arrangement for filtering unwanted signals from a clock signal, processing system and method of filtering unwanted signals from a clock signal
CN117311449A (zh) 时钟频率监控系统和监控方法、SoC集成电路
US6469544B2 (en) Device for detecting abnormality of clock signal
US7424383B2 (en) Abnormality detection device for detecting an abnormality in a communication bus
CN110635800A (zh) 一种应用于锁相环的基于频率比较的锁定指示电路及方法
CN117555714A (zh) 一种时钟信号监测电路、监测方法和soc芯片
EP2052266A2 (en) Device and method for measuring the frequency of a signal coded modulated carrier signal
US8253456B2 (en) Time correction circuit and electronic apparatus
JP2007026028A (ja) マイクロコンピュータの異常検出装置
JP4819707B2 (ja) 冗長演算システムよび演算部
CN113692562B (zh) 同步复位信号生成电路及数字处理装置
JP6008386B2 (ja) 半導体装置とそのテスト方法
CN108073806B (zh) 一种检测时钟频率的方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: Kanagawa

Applicant after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Lapis Semiconductor Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant