CN1330094C - 一种滤除低速时钟信号毛刺干扰的方法 - Google Patents
一种滤除低速时钟信号毛刺干扰的方法 Download PDFInfo
- Publication number
- CN1330094C CN1330094C CNB2004100804767A CN200410080476A CN1330094C CN 1330094 C CN1330094 C CN 1330094C CN B2004100804767 A CNB2004100804767 A CN B2004100804767A CN 200410080476 A CN200410080476 A CN 200410080476A CN 1330094 C CN1330094 C CN 1330094C
- Authority
- CN
- China
- Prior art keywords
- clock
- low
- counter
- speed clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种滤除低速时钟信号毛刺干扰的方法,包括:1、计数器清零,确定计数器的计数门限;2、检测窗口关闭,以本地参考高速时钟的频率为计数频率,计数器开始计数;3、计数器到达计数门限后,打开检测窗口,检测低速时钟信号的有效时钟沿;4、如果检测到有效的时钟沿,则关闭检测窗口,计数器清零,将有效的低速时钟信号作为该低速时钟信号的输出时钟信号;返回执行第2步;5、如果在一定时间内没有检测到有效的时钟沿,则产生时钟丢失告警后结束。本发明所述方法节省了系统和硬件电路改动来改善所需要的高的成本,提高了低速时钟性能,只需要少量的逻辑资源和一个本地的高速时钟信号,比如CPU的时钟,就可以实现干扰的滤除。
Description
技术领域
本发明涉及数字逻辑电路的时钟、数据采样技术,特别涉及一种时钟信号的毛刺过滤方法。
背景技术
现有的电路和可编程器件中,对于低速时钟信号一般都直接采用检测该低速时钟的时钟沿来确认信号的有效性,由于检测是始终在进行时钟沿的有效检测,如果在低速时钟信号中有毛刺则非常容易误将该毛刺信号当做低速时钟信号,从而引起数据处理错误。
低速时钟信号上的毛刺干扰问题在系统设计和布线时很容易被忽略,而且低速的背板时钟总线,在设计时考虑成本及复杂度问题处理时一般都直接连接进可编程器件中,在可编程器件内部也直接采用检测该低速时钟的时钟沿来确认信号的有效性。一般情况下一条时钟线上有多个可变的负载,单板数量、种类随系统配置不同而变化,导致不可避免的反射等干扰,造成数据传输错误,在可编程器件中就会有毛刺被检测到作为有效的低速时钟信号,这样对于我们正确传送和接收数据产生错误的指示。在目前对于出现这种低速时钟信号上的毛刺干扰,主要通过小的硬件更改,如并接小电容,串电阻等来进行补救,但是这种补救措施很难彻底解决毛刺干扰的问题,如果更改系统设计,则花费的代价又太大。
发明内容
本发明的目的就是为了克服现有技术中低速时钟干扰的问题,提出一种滤除低速时钟信号毛刺干扰的方法。
本发明的核心思想是:考虑到时钟信号是对上升(下降)沿敏感的信号,且时钟是周期性的,如果可靠确定了本次时钟沿的位置,则可以预知下一个时钟沿的位置,即通过另一高速时钟计数产生一个相对狭窄的检测窗口,只在该检测窗口内检测有效的时钟沿,一旦确认有效的时钟沿,该检测窗口立即关闭,检测窗口之外的干扰对系统无影响。
一种滤除低速时钟信号毛刺干扰的方法,包括下列步骤:
第一步、计数器清零,确定计数器的计数门限;
第二步、检测窗口关闭,以本地参考高速时钟的频率为计数频率,计数器开始计数;
第三步、计数器到达计数门限后,打开检测窗口,检测低速时钟信号的有效时钟沿;
第四步、如果检测到有效的时钟沿,则关闭检测窗口,计数器清零,输出有效的低速时钟信号;返回执行第二步;
第五步、如果在一定时间内没有检测到有效的时钟沿,则产生时钟丢失告警后结束。
本发明提出的方法,主要通过设立检测窗口,只有在检测窗口打开的情况下才开始进行时钟沿的有效检测,因此可以将窗口关闭情况下的毛刺可以被有效滤除。本发明所述方法,与现有技术相比,节省了系统和硬件电路改动来改善所需要的高的成本,提高了低速时钟性能。本发明实现成本低,只需要少量的逻辑资源和一个本地的高速时钟信号,比如CPU的时钟,就可以实现干扰的滤除。
附图说明
图1是本发明提出的方法的流程图;
图2是本发明的一个具体实施例的流程图;
图3是图2中的实施例的对应时序图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。
假设本地参考高速时钟信号频率为fH,低速时钟(有毛刺)信号频率为fL,经计算可得:毛刺过滤的时间范围(概率)为1-(fL/fH)*N,其中N为检测窗口宽度,以高速时钟信号的一个周期为单位;要求:两个时钟信号的相对频偏要小于:(fL/fH)*N*106PPM。
检测窗口的最小宽度为一个高速时钟的周期,即N=1,通常为了逻辑的稳定性,检测窗口宽度一般要大于1。另外,为了获得较好的毛刺滤除效果,fH至少为fL的20倍。目前普通的可编程逻辑器件最高时钟速率小于100MHz,则低速时钟信号一般不超过5MHz。如果时钟是用于数据采集的,则比值可以再小一些。一般两个时钟信号均由晶体振荡器产生,则相对频偏一般优于100PPM,在满足频偏要求的基础上,fH/fl的比值越大,则滤除效果越好。
在本发明中,可以不限定检测窗口的宽度,使得检测窗口的关闭由检测到有效时钟沿来触发。如图1所示,本发明提出的方法包括下列步骤:
第一步、计数器清零,确定计数器的计数门限。设检测完成后输出的滤除了毛刺的低速时钟信号为fLW,计数门限为COUNTM,其中计数门限COUNTM的计算方法为COUNTM=〔fH/fL〕的整数值-1(也可以是-2,可以根据具体情况设计)。
第二步、检测窗口关闭,以本地参考高速时钟的频率fH为计数频率,计数器开始计数;
第三步、计数器到达计数门限COUNTM后,打开检测窗口,检测低速时钟信号的有效时钟沿;
第四步、如果检测到有效的时钟沿,则关闭检测窗口,计数器清零,输出有效的低速时钟信号,输出时钟fLW的电平维持时间由器件速度决定;返回执行第二步;
第五步、如果在一定时间内没有检测到有效的时钟沿,则产生时钟丢失告警后结束。
进一步,结合一个实施例对本发明的方法作详细说明。如图3所示,以8KHz鉴相电路的应用实例对比说明本发明的效果:本地参考高速时钟为19.44MHz,分频产生本地8KHz时钟locak8k作为鉴相器的一个输入,ref8k为有毛刺的鉴相器的另外一个输入,两者相对频偏小于10ppm,在检测到有效时钟源后窗口关闭,但窗口宽度保持在2以上(即计数门限值采用“〔fH/fL〕的整数值-2”的方式)。当不采用本发明时该鉴相器的输出信号为eclk_old,当采用本发明时则该鉴相器的输出信号为eclk_new。
假设需要检测的低速时钟信号(有毛刺)频率为fL=8KHz;作为参考的本地高速时钟信号频率为fH=19.44MHz;计数器为COUNT,确定计数门限值为COUNTM=〔19.44MHz/8KHz〕-2=2428,由于我们通常使用计数器都是采用从零开始计数,因此此处COUNTM=2427。如图2所示:
第二步,COUNT开始初始化为零值,假定此时的fL是有效的低速时钟的开始(可能是毛刺),作为8KHz的时钟输出。检测窗口此时是关闭的;
第三步,采用19.44MHz的频率,COUNT开始计数;
第四步,当COUNT计数到达2427时,打开检测窗口,开始检测fL信号是否出现有效的时钟沿;
第五步,如果“第二步”中假定的计数开始时刻确实是低速时钟的有效信号开始的时刻,则在“第四步”中COUNT计数到2427后,等待2个fH信号脉冲左右,就可以检测到有效的低速时钟信号的时钟沿;如果“第二步”中假定的开始时刻不是有效的低速时钟的开始时刻,而是叠加在低速时钟信号上的毛刺信号,则在“第四步”中COUNT计数到2427后,可能会等待超过2个fH信号脉冲的时间,才会检测到有效的低速时钟信号的时钟沿,以此作为输出时钟信号,则可以将在“第二步”中误作为低速时钟有效信号的毛刺信号滤除掉;在同样的计数周期后打开检测窗口开始检测第二个低速时钟的有效时钟沿,输出准确的低速时钟信号。
第六步,检测到有效的时钟沿后,检测窗口关闭,计数器COUNT清零,将此时的滤除了毛刺的有效信号fL提供作为鉴相器的参考时钟时钟ref8k,于是得到我们需要的eclk_new鉴相时钟。重复“第三步”到“第六步”过程。
第七步,如果检测不到有效的时钟沿,则产生时钟丢失告警后结束。
Claims (2)
1、一种滤除低速时钟信号毛刺干扰的方法,其特征在于包括下列步骤:
第一步、计数器清零,确定计数器的计数门限;
第二步、检测窗口关闭,以本地参考高速时钟的频率为计数频率,计数器开始计数;
第三步、计数器到达计数门限后,打开检测窗口,检测低速时钟信号的有效时钟沿;
第四步、如果检测到有效的时钟沿,则关闭检测窗口,计数器清零,输出有效的低速时钟信号;返回执行第二步;
第五步、如果在一定时间内没有检测到有效的时钟沿,则产生时钟丢失告警后结束。
2、根据权利要求1所述的方法,其特征在于第一步中计数器的计数门限的计算方法为COUNTM=〔fH/fL〕的整数值-1或COUNTM=〔fH/fL〕的整数值-2;其中COUNTM为计数门限;fH为本地参考高速时钟的频率;fL为低速时钟的频率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100804767A CN1330094C (zh) | 2004-10-10 | 2004-10-10 | 一种滤除低速时钟信号毛刺干扰的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100804767A CN1330094C (zh) | 2004-10-10 | 2004-10-10 | 一种滤除低速时钟信号毛刺干扰的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1758539A CN1758539A (zh) | 2006-04-12 |
CN1330094C true CN1330094C (zh) | 2007-08-01 |
Family
ID=36703772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100804767A Active CN1330094C (zh) | 2004-10-10 | 2004-10-10 | 一种滤除低速时钟信号毛刺干扰的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1330094C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100407561C (zh) * | 2006-07-21 | 2008-07-30 | 杭州中信网络自动化有限公司 | 一种数字式固定频率抗干扰电路 |
CN104503943A (zh) * | 2015-01-06 | 2015-04-08 | 烽火通信科技股份有限公司 | Mdio总线从设备及提高抗干扰能力的方法 |
CN109213130B (zh) * | 2018-11-14 | 2020-11-03 | 苏州绿控传动科技股份有限公司 | 一种对故障信号中的毛刺信号进行滤波的方法 |
CN112702043B (zh) * | 2021-03-24 | 2021-08-10 | 上海海栎创科技股份有限公司 | 一种双向去毛刺电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6233297B1 (en) * | 1997-05-09 | 2001-05-15 | Nec Coporation | Plesiochronous digital hierarchy low speed signal switching digital phase-locked loop system |
CN1437796A (zh) * | 2000-06-21 | 2003-08-20 | 秦内蒂克有限公司 | 产生信号的数字描述的方法和设备 |
-
2004
- 2004-10-10 CN CNB2004100804767A patent/CN1330094C/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6233297B1 (en) * | 1997-05-09 | 2001-05-15 | Nec Coporation | Plesiochronous digital hierarchy low speed signal switching digital phase-locked loop system |
CN1437796A (zh) * | 2000-06-21 | 2003-08-20 | 秦内蒂克有限公司 | 产生信号的数字描述的方法和设备 |
Also Published As
Publication number | Publication date |
---|---|
CN1758539A (zh) | 2006-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107147379B (zh) | 基于fpga的边沿检测方法、系统及时钟数据恢复电路 | |
CN105281776B (zh) | 一种可纠错的曼彻斯特解码装置及其方法 | |
EP1994700B1 (de) | Verfahren und system zur kompensation asymmetrischer verzögerungen | |
US7864078B2 (en) | Method and device for decoding a signal | |
CN100571116C (zh) | 一种数据时钟恢复电路 | |
CN102497200B (zh) | 一种时钟信号丢失检测电路及方法 | |
CN2922277Y (zh) | 一种时钟毛刺检测电路 | |
CN104917645B (zh) | 一种在线检测报文传输超时的方法与装置 | |
CN1330094C (zh) | 一种滤除低速时钟信号毛刺干扰的方法 | |
CN2713538Y (zh) | 看门狗控制电路 | |
CN105340223A (zh) | 确定can总线连接单元的内部延迟时间的设备和测量方法 | |
CN114237948A (zh) | 晶振时钟失效检测方法 | |
CN1611005A (zh) | 用于定时恢复系统的定时抖动频率检测器 | |
CN103684698A (zh) | 数据信号的处理方法和装置 | |
CN104063223B (zh) | 一种fpga实现软件编程器件可控看门狗功能的方法 | |
CN108256370A (zh) | 一种rfid读写器的解码方法及解码系统 | |
CN100487716C (zh) | 一种相位对准装置、应用该装置的设备及方法 | |
CN103401743B (zh) | 一种i2c总线消除干扰信号的方法和装置 | |
KR880702022A (ko) | 데이터통신 시스템용 모뎀 | |
CN100463384C (zh) | 一种数据信号检测装置 | |
CN106921463A (zh) | 一种抗干扰解码方法及系统 | |
CN116015324A (zh) | 一种强化抗干扰的uart数据接收装置及其接收方法 | |
CN1148874C (zh) | 一种时钟信号脉冲丢失检测电路 | |
CN101582693A (zh) | 时钟数据恢复器的频率检测电路与方法 | |
CN101005348A (zh) | 一种长线传输帧头的方法及其实现装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |