KR890017886A - 선택 기능을 갖는 클럭 다 분주회로

Info

내용 없음

선택 기능을 갖는 클럭 다 분주회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 1 도는 본 발명에 따른 회로도, 제 2 도와 제 3 도는 제 1 도에 있어서 타이밍 챠트

시스템에 클럭을 공급하는 클럭 분주 회로에 있어서, 입력 클럭이 인가되는 쉬프트 레지스터(1)의 출력단 QB₁, QC₁, QD₁, 과 쉬프트 레지스터(2)의 출력단 QA₂, QB₂, QC₂, QD₂는 선택신호(C)(B)(A)가 인가되는 멀티플렉서(3)의 입력단(D|₁~D₇)에 각각 접속되며, 출력단 QB₁은 노아게이트(NO₁)에, 출력단 QC₁, QD₁은 노아게이트(NO₂)에, 출력단 QA₂, QB₂는 노아게이트(NO₃)에, 출력단 QC₂, QD₂는 노아게이트(NO₄)에 각각 접속되고, 노아게이트(NO₁~NO₄)의 출력단은 앤드게이트(AG₁)를 거쳐 상기 쉬프트 레지스터(1)의 SR₁단자에 접속되며, 쉬프트 레지스터(1)의 출력단 QD₁은 쉬프트 레지스터(2)의 SR₂단자에 접속되고, 상기 멀티플렉서(3)의 출력단(W)은 인버터(I₁)를 거쳐 쉬프트 레지스터(1)(2)의 S₁₁, S₁₂단자에 접속되며, 쉬프트 레지스터(1)(2)의 SO₁, SO₂단자는 전원(Vcc)에 접속되고, 멀티플렉서(3)의 출력단(Y)은 클럭 출력단(CP)에 접속되어 입력 클럭을 여러 주기의 다양한 클럭으로 분주하고 선택신호에 의해 분주된 클럭을 출력하도록 구성된 것을 특징으로하는 선택 기능을 갖는 클럭 다 분주 회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.