KR960015192A - 부분 스캔 패스 회로를 갖는 집적 논리 회로와 부분 스캔 패스설계 방법 - Google Patents

부분 스캔 패스 회로를 갖는 집적 논리 회로와 부분 스캔 패스설계 방법 Download PDF

Info

Publication number
KR960015192A
KR960015192A KR1019950034159A KR19950034159A KR960015192A KR 960015192 A KR960015192 A KR 960015192A KR 1019950034159 A KR1019950034159 A KR 1019950034159A KR 19950034159 A KR19950034159 A KR 19950034159A KR 960015192 A KR960015192 A KR 960015192A
Authority
KR
South Korea
Prior art keywords
logic circuit
flop means
flip
scan
clock
Prior art date
Application number
KR1019950034159A
Other languages
English (en)
Other versions
KR100214239B1 (ko
Inventor
요시유끼 나까무라
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960015192A publication Critical patent/KR960015192A/ko
Application granted granted Critical
Publication of KR100214239B1 publication Critical patent/KR100214239B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318586—Design for test with partial scan or non-scannable parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

조합 논리 회로와 연결되고 복수개의 상이한 클락이 공급되는 복수개의 플립 플롭중에서, 다수의 플립 플릅이 선택되며, 이 선택된 플립 플롭의 각각은 상기 연관된 클럭중의 하나가 공급되며, 하나 이상의 선택된 플립 플롭에 연결된 출력을 가지고, 그 중의 하나 이상은 선택된 각 플립 플롭과 연관된 클락과는 상이한 클락중의 하나가 공급되고, 부분 스캔 패스 회로를 구성하기 위하여 순차적으로 연결되어 스캔 플립플롭으로서 설계된다.

Description

부분 스캔 패스 회로를 갖는 집적 논리 회로와 부분 스캔 패스설계 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 설계 방법 흐름도,
제5도는 제2도 목적 회로의 회로도로서, 각각의 FF은 관련된 클락 소오스의 표시 숫자로 라벨링되어 있는 회로도,
제6도는 하나의 FF이 스캔 FF으로된 제2도의 목적 회로 회로도.

Claims (5)

  1. 조합 논리 회로와, 상기 조합 논리 회로와 결합되고 복수개의 클락 신호가 공급되는 복수개의 플립 플롭 수단과, 부분 스캔 패스 회로를 구비하는 집적 논리 회로로서, 상기 부분 스캔 패스 회로는 연관된 클락 신호중의 한 신호가 각각 공급되고, 하나 이상의 선택된 플립 플롭 수단에 연결된 클럭을 갖는 복수개로 선택된 플립 플롭 수단으로서, 상기 선택된 플립 플롭 수단과 각각 연관된 클락 신호와는 다른 클락 신호가 공급되는 복수개로 선택된 플립 플롭 수단과, 상기 선택된 플립 플롭을 순차적으로 연결하는 순차 연결 수단과, 상기 선택된 플립 플롭 수단에 스캔 클락을 공급하는 스캔 클락 공급 수단으로 이루어지는 집적 논리 회로.
  2. 제1항에 있어서, 상기 클락 신호를 제어하기 위하여 스캔샘플 신호에 공통으로 연결되어서 제어되는 복수개의 게이트 수단을 더 구비함을 특징으로 하는 직접 논리 회로.
  3. 제2항에 있어서, 상기 선택된 플립 플롭 수단의 스캔 동작시에 사전에 설정된 레벨에 고정되는 제어 레벨을 갖도록 상기 게이트 수단을 스캔 샘플 신호로 제어함을 특징으로 하는 집적 논리 회로.
  4. 조합 논리 회로와, 상기 조합 논리 회로와 결합되고 복수개의 클락 신호가 공급되는 복수개의 플립 플롭 수단을 포함하는 집적 논리 회로용 부분 스캔 패스 설계 방향에 있어서, 연관된 클락 신호중의 한 신호가 각각 공급되고, 하나 이상의 선택된 플립 플롭 수단에 연결된 출력을 갖는 복수개의 플립 플롭 수단을 선택하는 단계로서, 상기 선택된 플립 플롭 수단과 각각 연관된 클락 신호와는 다른 클락 신호가 공급되는 복수개의 플립 플롭 수단 선택 단계와, 상기 선택된 플립 플롭을 순차적으로 연결하는 단계와, 상기 선택된 플립 플롭 수단에 스캔 클락을 공급하는 단계로 이루어지는 부분 스캔 패스 설계 방법.
  5. 제4항에 있어서, 상기 클락 신호를 제어하기 위하여 스캔 샘플 신호에 공통으로 연결되어서 제어되는 복수개의 게이트 수단을 제공하는 단계를 더 구비함을 특징으로 하는 부분 스캔 패스 설계 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034159A 1994-10-05 1995-10-05 부분 스캔 패스 회로를 갖는 집적 논리 회로와 부분 스캔 패스 설계 방법 KR100214239B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-240464 1994-10-05
JP6240464A JP2658903B2 (ja) 1994-10-05 1994-10-05 スキャンパス回路、その設計装置及びその設計方法

Publications (2)

Publication Number Publication Date
KR960015192A true KR960015192A (ko) 1996-05-22
KR100214239B1 KR100214239B1 (ko) 1999-08-02

Family

ID=17059901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034159A KR100214239B1 (ko) 1994-10-05 1995-10-05 부분 스캔 패스 회로를 갖는 집적 논리 회로와 부분 스캔 패스 설계 방법

Country Status (3)

Country Link
US (1) US5627841A (ko)
JP (1) JP2658903B2 (ko)
KR (1) KR100214239B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049652A (ko) * 2002-12-06 2004-06-12 현대자동차주식회사 실린더 블록의 지지 브라켓

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522985B1 (en) * 1989-07-31 2003-02-18 Texas Instruments Incorporated Emulation devices, systems and methods utilizing state machines
CA2219847C (en) * 1996-11-20 2000-10-03 Logicvision, Inc. Method and apparatus for scan testing digital circuits
JP2000513815A (ja) * 1997-04-24 2000-10-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ディジタル回路を走査試験可能にする方法
WO1998049576A1 (fr) * 1997-04-25 1998-11-05 Hitachi, Ltd. Circuit logique et son procede d'essai
JP3403612B2 (ja) * 1997-06-05 2003-05-06 沖電気工業株式会社 スキャンパスネットの配線方法と半導体集積回路
JP2000067105A (ja) * 1998-06-08 2000-03-03 Matsushita Electric Ind Co Ltd 集積回路の検査容易化設計方法
US6212656B1 (en) * 1998-12-08 2001-04-03 Adaptec, Inc. Automated scan chain sizing using Synopsys
US6954879B1 (en) 1998-12-10 2005-10-11 Advanced Micro Devices, Inc. Method and apparatus for communicating configuration data for a peripheral device of a microcontroller via a scan path
US6530050B1 (en) * 1998-12-10 2003-03-04 Advanced Micro Devices Inc. Initializing and saving peripheral device configuration states of a microcontroller using a utility program
US6363501B1 (en) 1998-12-10 2002-03-26 Advanced Micro Devices, Inc. Method and apparatus for saving and loading peripheral device states of a microcontroller via a scan path
JP3459799B2 (ja) * 1999-10-19 2003-10-27 Ｎｅｃエレクトロニクス株式会社 テスト回路およびテスト回路生成装置、テスト回路生成方法およびその記録媒体
US6763489B2 (en) 2001-02-02 2004-07-13 Logicvision, Inc. Method for scan testing of digital circuit, digital circuit for use therewith and program product for incorporating test methodology into circuit description
US6738921B2 (en) 2001-03-20 2004-05-18 International Business Machines Corporation Clock controller for AC self-test timing analysis of logic system
US7216274B2 (en) * 2003-06-26 2007-05-08 Intel Corporation Flexible scan architecture
DE60323246D1 (de) * 2003-12-17 2008-10-09 St Microelectronics Res & Dev TAP-Daten-Transfer mit doppelter Daten-Rate
CN1993625A (zh) * 2004-08-03 2007-07-04 皇家飞利浦电子股份有限公司 扫描可测试逻辑电路
JP4366353B2 (ja) 2005-10-25 2009-11-18 パナソニック株式会社 半導体集積回路及びその設計方法
JP2008089545A (ja) * 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 解析装置
JP5532134B2 (ja) * 2010-07-29 2014-06-25 富士通株式会社 半導体集積回路装置、その制御方法及び情報処理装置
JP6054597B2 (ja) * 2011-06-23 2016-12-27 ラピスセミコンダクタ株式会社 半導体集積回路
US9053257B2 (en) * 2012-11-05 2015-06-09 Advanced Micro Devices, Inc. Voltage-aware signal path synchronization
US9086458B2 (en) * 2013-08-28 2015-07-21 International Business Machines Corporation Q-gating cell architecture to satiate the launch-off-shift (LOS) testing and an algorithm to identify best Q-gating candidates
US9885753B2 (en) * 2013-10-09 2018-02-06 Nvidia Corporation Scan systems and methods
JP2017106826A (ja) * 2015-12-10 2017-06-15 株式会社リコー スキャンテスト回路生成装置およびスキャンテスト回路生成方法
US10417363B1 (en) * 2016-12-27 2019-09-17 Cadence Design Systems, Inc. Power and scan resource reduction in integrated circuit designs having shift registers
US10839190B2 (en) * 2018-04-16 2020-11-17 Fingerprint Cards Ab Gate driver for a fingerprint sensor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043986A (en) * 1989-05-18 1991-08-27 At&T Bell Laboratories Method and integrated circuit adapted for partial scan testability
US5132974A (en) * 1989-10-24 1992-07-21 Silc Technologies, Inc. Method and apparatus for designing integrated circuits for testability
US5329533A (en) * 1991-12-26 1994-07-12 At&T Bell Laboratories Partial-scan built-in self-test technique
JP2522140B2 (ja) * 1992-11-18 1996-08-07 日本電気株式会社 論理回路
US5519713A (en) * 1993-12-02 1996-05-21 The University Of Texas System Integrated circuit having clock-line control and method for testing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049652A (ko) * 2002-12-06 2004-06-12 현대자동차주식회사 실린더 블록의 지지 브라켓

Also Published As

Publication number Publication date
JPH08105941A (ja) 1996-04-23
KR100214239B1 (ko) 1999-08-02
US5627841A (en) 1997-05-06
JP2658903B2 (ja) 1997-09-30

Similar Documents

Publication Publication Date Title
KR960015192A (ko) 부분 스캔 패스 회로를 갖는 집적 논리 회로와 부분 스캔 패스설계 방법
KR890013740A (ko) 모노리틱 집적회로
KR870005515A (ko) 프로그램식 논리 장치
DK600185A (da) Integreret kredsloeb
US6145105A (en) Method and apparatus for scan testing digital circuits
DK25186A (da) Kredsloebsarrangement til anvendelse i et integreret kredsloeb
KR960703289A (ko) 이중 래치 클럭 레벨-민감성 스캔 디자인 및 그 제어방법 (dual latch clocked lssd and method)
KR970024134A (ko) 두 차동 클록신호에 의해서 구동된 전압 발생 회로를 갖는 반도체 집적회로(Semiconductor integrated circuit having voltage generation circuit drove by two different clock signals)
KR910005064A (ko) 제어신호 발생 방법 및 장치
KR860006837A (ko) 내부회로 검사용 검사회로를 갖는 반도체 집적회로
KR910013736A (ko) 반도체 집적회로 및 그의 프로그램 가능한 논리 장치
JP2632731B2 (ja) 集積回路装置
US6304122B1 (en) Low power LSSD flip flops and a flushable single clock splitter for flip flops
KR900005694A (ko) 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로
KR960016134A (ko) 순차 논리 회로를 구비한 전자 장치 및 그것의 테스트 방법
ATE113770T1 (de) Sukzessives approximations-register.
KR970076176A (ko) 클럭 스큐에 둔감한 스캔 체인 재정렬 방법 및 그를 이용한 집적회로
KR850008567A (ko) 반도체 집적회로
KR940006230A (ko) 반도체 집적회로장치 및 그 기능시험방법
KR970076821A (ko) 래치회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
JPS578858A (en) Integrated circuit package
KR880000837A (ko) 분주 검사 기능을 갖춘 집적 회로
CA2302020C (en) Interface circuit for full-custom and semi-custom clock domains
JP2534352B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080508

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee