KR880008121A - 중앙처리 장치의 클럭 전환 제어회로 - Google Patents

중앙처리 장치의 클럭 전환 제어회로 Download PDF

Info

Publication number
KR880008121A
KR880008121A KR860010851A KR860010851A KR880008121A KR 880008121 A KR880008121 A KR 880008121A KR 860010851 A KR860010851 A KR 860010851A KR 860010851 A KR860010851 A KR 860010851A KR 880008121 A KR880008121 A KR 880008121A
Authority
KR
South Korea
Prior art keywords
clock
circuit
signal
cpu
output
Prior art date
Application number
KR860010851A
Other languages
English (en)
Other versions
KR900000582B1 (ko
Inventor
전우진
Original Assignee
한형수
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한형수, 삼성전자 주식회사 filed Critical 한형수
Priority to KR1019860010851A priority Critical patent/KR900000582B1/ko
Publication of KR880008121A publication Critical patent/KR880008121A/ko
Application granted granted Critical
Publication of KR900000582B1 publication Critical patent/KR900000582B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용 없음.

Description

중앙처리 장치의 클럭 전환 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 클럭발생 구동회로의 내부회로도,
제2도는 본 발명에 따른 블럭도,
제3도는 본 발명에 따른 제1도의 구체회로도.

Claims (1)

  1. 정상속도의 클럭을 발생시키고, 내부 분주회로를 거친 정상속도클럭이나 고속클럭을 소정 제어신호에 의해 선택하여 CPU의 동작펄스로 공급시키는 펄스발생 구동회로(10)와 고속클럭을 발생시켜 상기 클럭발생 구동회로(10)에 입력하는 고속클럭 발생회로(20)와, 상기 클럭발생 구동회로(10)를 초기화시키기 위하여 리세트 신호를 발생시키는 리세트회로(30)를 구비한 CPU의 동작클럭을 전환하는 회로에 있어서, 프로그램된 소프트웨어에 의해 데이타신호를 입력하여 클럭을 선택하고 회로의 동작을 결정하는 제1, 2데이타를 출력하는 포트지정회로(40)와, 포트지정회로(40)의 출력인 제2데이타와 CPU의 메모리 리드 싸이클신호와 CPU의 동작클럭을 입력하여 클럭을 동기시켜 상기 클럭발생 구동회로(10)에 입력시키는 클럭동기회로(50)와, 상기 포트지정회로(40)에서 출력하는 제1데이타를 상기 클럭동기회로(50)의 출력인 클럭동기신호에 의해 클럭선택신호로 출력하여 상기 클럭발생 구동회로(10)에 입력시키는 클럭선택회로(60)와, 클럭동기회로(50)의 출력을 일정시간 지연시킨 후 클럭동기회로(50)를 클리어시키는 클럭동기유지 및 해제회로(70)로 구성됨을 특징으로 하는 중앙처리장치의 클럭 전환 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860010851A 1986-12-17 1986-12-17 중앙처리 장치의 클럭 전환 제어회로 KR900000582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860010851A KR900000582B1 (ko) 1986-12-17 1986-12-17 중앙처리 장치의 클럭 전환 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860010851A KR900000582B1 (ko) 1986-12-17 1986-12-17 중앙처리 장치의 클럭 전환 제어회로

Publications (2)

Publication Number Publication Date
KR880008121A true KR880008121A (ko) 1988-08-30
KR900000582B1 KR900000582B1 (ko) 1990-01-31

Family

ID=19254094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860010851A KR900000582B1 (ko) 1986-12-17 1986-12-17 중앙처리 장치의 클럭 전환 제어회로

Country Status (1)

Country Link
KR (1) KR900000582B1 (ko)

Also Published As

Publication number Publication date
KR900000582B1 (ko) 1990-01-31

Similar Documents

Publication Publication Date Title
KR880008149A (ko) 단일 칩 프로세서
KR900005694A (ko) 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로
KR850003479A (ko) 반도체 집적 회로
KR970016970A (ko) 동기메모리의 고주파동작용 데이타 출력버퍼 제어방법
KR880008563A (ko) 동기회로
KR920020433A (ko) 마이크로 콘트롤러 유닛
KR890006085A (ko) Pll 회로
KR920020856A (ko) 동기 클록 발생 회로
KR880008121A (ko) 중앙처리 장치의 클럭 전환 제어회로
KR0184464B1 (ko) 동기형 반도체 메모리장치의 디코딩 회로
KR980700575A (ko) 주기발생장치
KR890016774A (ko) 위상동기회로
KR840005634A (ko) 클럭 재생회로
KR200222679Y1 (ko) 입력신호의 상승에지 및 하강에지의 선택적 검출장치
KR910006325Y1 (ko) 다이내믹 프로세서의 클럭속도 선택회로
KR920019082A (ko) 클럭 전환 회로
KR940020680A (ko) 클럭동기회로
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
KR920014182A (ko) 동기신호 검출회로
KR910021041A (ko) 위상 동기 출력 검출회로
KR960032434A (ko) 디지탈 영상기록재생장치의 랜덤기
KR960008333A (ko) 칩테스트용 외부동기회로
JPH01116815A (ja) クロック切換え回路
KR890017612A (ko) 프로그램머블 로직 콘트롤러의 프로그램 카운터
KR940003188A (ko) 동기식 카운터회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021230

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee