DE4200782C2 - Mikro-Steuereinheit - Google Patents
Mikro-SteuereinheitInfo
- Publication number
- DE4200782C2 DE4200782C2 DE4200782A DE4200782A DE4200782C2 DE 4200782 C2 DE4200782 C2 DE 4200782C2 DE 4200782 A DE4200782 A DE 4200782A DE 4200782 A DE4200782 A DE 4200782A DE 4200782 C2 DE4200782 C2 DE 4200782C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- external
- memory
- reset
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B13/00—Recording simultaneously or selectively by methods covered by different main groups among G11B3/00, G11B5/00, G11B7/00 and G11B9/00; Record carriers therefor not otherwise provided for; Reproducing therefrom not otherwise provided for
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Read Only Memory (AREA)
- Microcomputers (AREA)
- Memory System (AREA)
Description
Die Erfindung betrifft eine Mikro-Steuereinheit, speziell eine
Steuereinheit zur Vereinfachung der Hardware zum
Zugriff auf einen erweiternden Speicher.
Bei Anwendung einer Mikro-Steuereinheit, z. B. in der Steuerung einer
Kassetten- oder Disketten-Speichereinheit, erfordert die
spezielle Verschaltung eine Logik, welche den Bedarf an
Hardware entsprechend des Typs der Steuereinrichtung erhöht. Wenn die Steuereinrichtung
einen integrierten Prozessor enthält, der mit einem Mikro-Programm
programmiert wird, kann die Steuereinrichtung durch Austausch des
Mikro-Programms betrieben werden. In diesem Falle ist
eine Mikro-Steuereinheit erforderlich.
Ferner kann, wenn ein ROM zum Speichern eines vorbestimmten
Umfangs des Mikro-Programmes eingesetzt und auf dem
Halbleiter-Chip der Mikro-Steuereinheit aufgebaut ist, eine
gesonderte Steuereinheit für das Chip vorgesehen werden und es ist
ökonomisch günstig für diesen Zweck, eine verfügbare
Ein-Chip-Mikro-Steuereinheit auszuwählen, die einen internen ROM
besitzt. Eine Standard-Anwendung dafür ist die
oben benannte Disketten-Anordnung. Dabei wird die
Ein-Chip-Mikro-Steuereinheit einschließlich eines Mikro-Programmes
eingesetzt.
Wenn die Mikro-Steuereinheit einschließlich eines internen ROM's
mit einer vorgegebenen Kapazität eingesetzt wird, liegen die
Vorteile im Aufbau einer Hardware, welche auf einen extern erweiterten
Speicher zugreifen kann, wenn sie an diese Zugriffsmöglichkeit
angepaßt ist.
Zur Auswahl des Speichers bedarf es spezieller Schaltungsmaßnahmen, die darin
resultieren, daß ein spezieller Steuer-Eingangsanschluß vorgesehen werden muß.
In der US 4.159.541 wird eine Speicheranordnung mit minimierter Anzahl von
elektrischen Anschlüssen beschrieben.
Es wird ein Codierungsverfahren und eine Ausführungsform zur Reduzierung der
Anzahl der Anschlüsse für eine Speicheranordnung angegeben, die als Teil einer
monolithischen Struktur ausgebildet ist.
Die Speicherauswahl wird durch den Wechsel einer Charakteristik eines Steuersignals,
z. B. der Pulsbreite, erreicht.
Eine Lese- oder Schreiboperation wird durch einen Betriebsartenschalter ausgewählt,
dessen Level durch den Level an einem Betriebsanschluß bestimmt wird.
Demgemäß lag der Erfindung die Aufgabe zugrunde, eine Mikro-Steuereinheit
zum wahlweisen Zugriff auf einen internen oder externen Speicher
zu schaffen, ohne daß dafür ein spezieller Steuer-Eingangsanschluß vorgesehen
werden muß.
Die Aufgabe wird erfindungsgemäß entsprechend dem Kennzeichen des Anspruchs
1 gelöst. Zweckmäßige Weiterbildungen der Erfindung sind in den
Unteransprüchen angegeben.
Im einzelnen liegt eine Mikro-Steuereinheit zum Zugriff auf einen
extern erweiterten Speicher vor, wobei die
Mikro-Steuereinheit einen Externspeicher-Steuerblock, einen
Externtakt-Steuerblock und einen internen Speicher
beinhaltet; erfindungsgemäß sind vorgesehen:
- - eine Rückstellerfassungsschaltung, die auf ein externes Rückstellsignal zur Aktivierung der Mikro-Steuereinheit und einen externen Takt anspricht, mit der erfaßt wird, ob die Mikro-Steuereinheit zurückgestellt ist oder nicht,
- - eine Speicherzugriff-Takterzeugungsschaltung, die ein Ausgangssignal von der Rückstellerfassungsschaltung erhält und ein Taktsignal für den selektiven Zugriff auf einen internen oder extern erweiterten Speicher erzeugt, und
- - ein Auswahl-Zwischenspeicher, der das Taktsignal der Speicherzugriff-Takterzeugungsschaltung und ein Speicherschnittstellensignal erhält, wodurch in Abhängigkeit vom Potential des Schnittstellensignals ein Auswahlsignal für den wahlweisen Speicherzugriff erzeugt und an den Externspeicher-Steuerblock, den Externtakt-Steuerblock und den internen Speicher gegeben wird. Somit erfolgt der wahlweise Speicherzugriff durch das externe Rückstellsignal und das Potential des Speicherschnittstellensignals.
Die Merkmale und Vorteile der vorliegenden Erfindung
werden besser verständlich durch die folgende Beschreibung eines Ausführungsbeispiels
unter Berücksichtigung der beigefügten Zeichnungen.
In den Zeichnungen bedeutet
Fig. 1 ein Blockschaltbild, das eine Mikro-Steuereinheit
verbunden mit einem externen ROM gemäß der vorliegenden
Erfindung zeigt,
Fig. 2 die Ausführungsform einer Schaltung der Mikro-Steuereinheit
nach der vorliegenden Erfindung, und
Fig. 3A bis 3J Kurvenverläufe zur Darstellung der Betriebsweise
der Schaltung nach Fig. 2.
In Fig. 1 ist ein Blockschaltbild der Mikro-Steuereinheit 1
gezeigt einschließlich eines Kreises nach der Erfindung zum
Betrieb mit einem externen Speicher 2, der mit der
Mikro-Steuereinheit verbunden ist. Der Kreis in Fig. 1, der die
allgemeine Bezugszahl 20 trägt, enthält die Merkmale der
vorliegenden Erfindung und ist im Detail in Fig. 2 wiedergegeben.
Der Kreis 20 nach der vorliegenden Erfindung liefert ein Signal
an die anderen Schaltkreise der Mikro-Steuereinheit, welches
herkömmliche und aus dem Stand der Technik bekannte Schaltungen
sind. Das Basis-System der Mikro-Steuereinheit 1 ist identisch mit
einer 8 bit - Mikroprogrammsteuereinheit (MCU), z. B. IC-Chip Serien-Nr. 8051 von Intel Co. Ltd.
Im Gegensatz zum Stand der Technik enthält die MCU 1 Mittel zur
Erzeugung eines Speicher-Auswahlsignals , um einen internen oder
externen ROM auszuwählen, ohne daß ein zusätzlicher Anschluß für
die Abgabe des -Signals benutzt wird oder erforderlich wäre.
Wie in Fig. 1 zu sehen ist, erzeugt der Kreis 20 ein -Signal
innerhalb der MCU. Der Kreis 20 besitzt eine
Rückstellerfassungsschaltung 15, an die das Taktsignal XTAL 1 und das
Rückstellsignal RESET angelegt sind. Der Kreis 15 signalisiert, ob die
MCU rückgestellt ist oder nicht.
Eine Speicherzugriff-Takterzeugungsschaltung 16 erhält ein
Ausgangssignal von der Rückstellerfassungsschaltung 15 und erzeugt ein
Taktsignal, das den wahlweisen Zugriff auf einen internen 11 oder externen
Speicher 2 ermöglicht. Ein Auswahl-Zwischenspeicher 17 erhält das Taktsignal von der Taktschaltung 16
und außerdem ein Speicherschnittstellensignal, nämlich ein
R/-Signal zur Erzeugung des -Signals.
Die MCU schließt den internen ROM 11 ein, wie in Fig. 1 gezeigt.
Die Kapazität dieses internen ROM ist 4 kbyte. Während der Zeit
der Einbeziehung des externen ROM 2 kann die ausnutzbare Kapazität
auf 64 kbyte erweitert werden.
Wenn ein erweiternder ROM zusätzlich einbezogen wird, werden die
interne ROM-Zugriff-Adresse und die externe ROM-Zugriff-Adresse
zur gleichen Zeit festgelegt. Deshalb ist ein zusätzlicher
Steuersignal-Anschluß erforderlich, um wahlweise auf eine der zwei
Adressen zuzugreifen.
Nach der Erfindung wird hierfür der R/-Eingang am Auswahl-Zwischenspeicher
17 verwendet, an dessen Ausgang dann das jeweilige
Speicherzugriff-Auswahlsignal bereitgestellt wird.
Wenn das
Signal zu "1" wird, ist der interne ROM ausgewählt und wenn das
-Signal "0" ist, andererseits der externe ROM.
Die folgende Erläuterung eines speziellen Beispiels ist für die
vorliegende Erfindung auf den Fall bezogen, daß das
-Signal "1" ist. In dem Fall des -Signals "1" ist nur der
interne ROM 11 in der Mikro-Steuereinheit zugeschaltet. Hierbei
wird über den Inverter 12 eine "0" (low-Signal) an den den Ausgang ermöglichenden
Anschluß des ROM 11 geliefert. Damit ist der
interne ROM in einem zugriffbereiten Zustand. Zur gleichen Zeit
wird das -Signal als ein Steuersignal an den Externspeicher-Steuerblock
13 und an den Externtaktsteuerblock
14 gegeben. In dem Fall, daß der Externspeicher-Steuerblock 13
einen Anschluß für externe Elemente aufweist, ist der Ausgang 0
ein Adressen/Daten-Anschluß wie ein Mehrfachkoppler und der Anschluß
1 ist ein Adressen-Anschluß.
Der Aufbau des Externspeicher-Steuerblocks 13 ist nicht im
Detail wiedergegeben. Der Externspeicher-Steuerblock 13 erhält
das EA-Signal mit "1" (high-Signal) und erzeugt ein Signal,
welches den externen ROM 2 abschaltet, so daß der externe ROM
nicht zugriffsbereit ist. Weiterhin wird das EA-Signal auch an den
Externtaktsteuerblock 14 innerhalb der MCU gelegt. Dieser
Block 14 steuert den Takt der Weiterleitung innerhalb der MCU
und erzeugt ein Adressen-Austastsignal oder ein
Daten-Austastsignal, welche für die Speicher-Schnittstelle
notwendig sind nach der Festlegung, ob der Zugriff auf den
externen oder internen Speicher erfolgt.
Im Ergebnis ist, wenn das -Signal "1" beträgt, in dieser
Ausführung der interne ROM auf einer Speicherkapazität von 4 kbyte und
der Betriebszustand des Externtaktsteuerblocks 14 hat
gewechselt, um auf den externen ROM von mehr als 4 kbyte
zuzugreifen.
Wenn das EA-Signal auf "0" gesetzt ist, geht der
interne ROM 11, wie aus Fig. 1 zu ersehen ist, in den
Ausschaltzustand über. Während dieser Zeit wird das -Signal mit
dem low-Zustand auch an den Externspeicher-Steuerblocks 13 und an
den Externtaktsteuerblock 14 angelegt. Demgemäß wird eine
Adresse des externen ROM entsprechend der Größe des internen ROM
ausgewählt.
Wenn der Externtaktsteuerblock 14 ein -Signal mit
low-Potential erhält, wird der externe ROM 2 aktiviert. Der
Externspeicher-Steuerblocks 13 greift auf den externen Speicher
über den Anschluß zu und macht den externen ROM arbeitsbereit.
Es ist von Bedeutung, daß ein Signal durch eine wahlweise Pegelumwandlung
des -Signals an einen bestimmten Kreis gegeben wird. Obgleich
eine konkrete Ausführungsform des Kreises 20 der vorliegenden
Erfindung, wie im Blockdiagramm der Fig. 1 angegeben, in Fig. 2
dargestellt ist, muß darauf verwiesen werden, daß die vorliegende
Erfindung nicht auf die in Fig. 2 gezeigte Ausführungsform
begrenzt ist. Fernerhin, wie anschließend erklärt wird, ist die
vorliegende Erfindung nicht auf die Anwendung eines speziellen
Signaleingangs angewiesen, der das Signal von außen in die MCU
eingibt.
Nun soll eine Ausführung der vorliegenden Erfindung anhand der
Schaltung von Fig. 2 und an den Kurvenverläufen der Fig. 3A bis
3J erläutert werden.
Das Haupttaktsignal XTAL 1, das von außen an die MCU gegeben wird, wird gleichzeitig an jeden Takteingang
von vier D-Flipflop 202, 203, 204 und 205 angelegt, die einen
Teil der Rückstellerfassungsschaltung 15 bilden. Die
Impuls-Kurvenform des Taktsignals XTAL 1 ist in Fig. 3A abgebildet.
Wenn ein Potentialwechsel an dem RESET-Signal erfolgt, speziell
der Übergang von hohem zu niedrigem Potential, wie an der
Kurvenform der Fig. 3B zu ersehen, wird der erste D-Flipflop
202 mit "1" als Eingangsgröße durch den Inverter 201 angesteuert.
Dementsprechend, wie aus den Kurvenverläufen der Fig. 3C bis 3F
zu sehen ist, gelangen alle Ausgänge Q₁ bis Q₄ der
D-Flipflop, synchron zu dem Taktsignal XTAL 1 in einen Kaskaden-Zustand, weil ein
Ausgangsanschluß einer Hochstromstufe mit dem
Eingangsanschluß der nächsten Niedrigstromstufe verbunden ist.
Das Rückstellsignal entsprechend der Ausführung der Erfindung ist
das Signal, das zu Aktivierung der MCU selbst dient, d. h. ein
Signal vom low- zum high-Potential. In dem Fall, daß das
Rückstellsignal nach dem Willen des Anwenders, zur
Rückstellung der MCU angelegt wird, nämlich zur Aktivierung der MCU, muß,
wie aus Fig. 3A zu sehen ist, eine Vielzahl von Taktimpulsen XTAL 1
erfolgen, bevor das Rückstellsignal in den high-Zustand
zurückkehrt.
In der Ausführung der vorliegenden Erfindung, wie sie in den
Fig. 2 und 3A bis 3J gezeigt ist, wird zur Erfassung der Rückstellung
das Rückstellsignal des Systems einen aktiven Zustand erreichen,
wenn das externe Rückstellsignal RESET während fünf Takt-Impulsperioden
des externen Taktes auf low-Potential verbleibt.
Wie aus der genannten Schaltung zu ersehen ist, wird während der
Zeit, in der das Rückstellsignal low-Potential besitzt und bis es
ein high-Potential zurückerhält, jeder Ausgang der D-Flipflops
202 bis 205, die die Eingänge des UND-Gatters 206 bilden, zeitlich versetzt
ein high-Potential annehmen. Damit entsteht am Ausgang des UND-Gatters
206, während alle Ausgänge auf high-Potential liegen, das interne
Rückstellsignal RST. Durch das Signal RST, das mit jedem Schaltungsblock
in der MCU verbunden ist, wird das System zugestellt.
Nach dem Ablauf einer vorbestimmten Zeit,
nämlich nachdem die Aktivierung vollzogen ist, erreicht das
Rückstellsignal high-Potential, wie aus dem Kurvenverlauf nach
Fig. 3B zu ersehen ist. Danach erlangen die Ausgänge von allen
Flipflop 202 bis 205 den invertierten Wert, d. h. nacheinander das
low-Potential.
Übereinstimmend dazu erlangt das interne Rückstellsignal RST das
low-Potential.
Andererseits hat das Und-Gatter 207 am Ausgang vorübergehend
high-Potential und einen Kurvenverlauf gemäß Fig. 3H (EACLK), wenn der
Ausgang Q₃ des dritten D-Typ-Flip-Flop 204 und der invertierte
Ausgang Q₂ des zweiten D-Typ-Flip-Flop 203 mit high-Potential an
den Eingängen des Und-Gatters 207 anliegen.
Nachdem die Rückstellung erfolgt ist und damit die Aktivierung,
ermöglicht die MCU den Zugriff zu einem Speicher, um ein Kommando von
dem ROM abzurufen. Die Festlegung, ob der Zugriff auf den
internen oder externen Speicher erfolgt, hängt von der Art des
R/-Signals innerhalb der Speicherschnittstellensignale ab.
Dazu muß kein zusätzlicher -Anschluß vorgesehen
werden.
Es ist ein Merkmal der vorliegenden Erfindung, wie aus der
Kurvenform Fig. 3I zu ersehen, daß als R/-Eingang ein high-Signal zur
Erzeugung eines -Signals mit high-Potential oder ein
low-Signal zur Erzeugung eines -Signals mit low-Potential
angelegt wird. Nachdem die MCU
rückgestellt ist, wird dieses ausgewählte Signal an den Auswahl-Zwischenspeicher 17
gelegt. Dieser ist in Aktivzustand bei high-Potential
des Speicherzugriff-Taktsignals EACLK.
Das Speicherzugriff-Taktsignal EACLK ist an das Gate
eines MOS-Elementes angelegt und wird für das Durchschalten des
R/-Signals eingesetzt; dabei gelangt das MOS-Element in den
Einschaltzustand. Das low- oder high-Potential-Signal des
R/-Anschlusses, das an den Auswahl-Zwischenspeicher 17 angelegt ist, erzeugt an dessen Ausgang ein
-Signal, wie es in dem Kurvenverluaf in Fig. 3J
zu sehen ist.
Das R/-Signal, das sonst einem anderen Zweck dient, kann als
Auswahl-Signal nicht wirksam werden, wenn die Signalübertragung des
MOS-Elements wegen des Fehlens des Speicherzugriff-Taktsignals EACLK
unterbrochen, d. h. der Auswahlzwischenspeicher 17 nicht aktiviert
ist.
Das heißt, das EA-Signal kann nur bei Anliegen des externen Rückstellsignals
RESET und des R/-Signals erzeugt werden und die vorgesehene
Arbeitsweise der MCU ist durch Bereitstellung des -Signals gewährleistet.
Es ist damit möglich, eine Speicherzugriffsteuerung durch Signale zu schaffen,
die einen anderen Zweck erfüllen sollen, nämlich das Rückstellsignal
und das R/-Signal am Auswahl-Zwischenspeicher, so daß drei Zustände
im Rückstellzustand der MCU vorliegen können, ohne einen zusätzlichen
Auswahlanschluß für das -Signal vorzusehen.
Claims (5)
1. Mikro-Steuereinheit, mit der der wahlweise Zugriff auf einen internen
Speicher (11) oder auf einen externen Erweiterungsspeicher (2)
möglich ist, wobei zu der Mikro-Steuereinheit (1) ein Externspeicher-Steuerblock
(13), ein Externtakt-Steuerblock (14) und der interne Speicher
(11) gehören,
gekennzeichnet durch die Hintereinanderschaltung folgender Schaltungselemente:
gekennzeichnet durch die Hintereinanderschaltung folgender Schaltungselemente:
- - eine Rückstellerfassungsschaltung (15), an die ein externes Rückstellsignal () zur Aktivierung der Mikro-Steuereinheit und ein externer Takt (XTAL 1) angelegt sind und die ein internes Rückstellsignal (RST) erzeugt, durch das die Rückstellung signalisiert wird,
- - eine Speicherzugriff-Takterzeugungsschaltung (16), die Ausgangssignale von der Rückstellerfassungsschaltung (15) zur Erzeugung eines Taktsignals empfängt, das den wahlweisen Zugriff auf den internen Speicher (11) oder den externen Erweiterungsspeicher (2) ermöglicht, und
- - einen Auswahl-Zwischenspeicher (17), der das Taktsignal der Speicherzugriff-Takterzeugungsschaltung (16) und ein externes Speicherschnittstellensignal erhält, wodurch in Abhängigkeit vom Potential des Schnittstellensignals ein Auswahlsignal () für den wahlweisen Speicherzugriff an den Externspeicher-Steuerblock (13), den Externtaktsteuerblock (14) und den internen Speicher (11) gegeben wird, so daß durch das externe Rückstellsignal () und das externe Speicherschnittstellensignal einer der Speicher (11, 2) auswählbar ist.
2. Mikro-Steuereinheit nach Anspruch 1,
dadurch gekennzeichnet, daß das externe Speicherschnittstellensignal
ein Lese-/Schreib-Signal (R/) ist.
3. Mikro-Steuereinheit nach Anspruch 1,
dadurch gekennzeichnet, daß die Rückstellerfassungsschaltung (15) aus
- - einer Vielzahl von D-Flip-Flops (202 bis 205), die jeweils gemeinsam das externe Taktsignal (XTAL 1) erhalten und ein jeweils gegeneinander zeitlich verzögertes Signal entsprechend dem Verlauf des Signalpegels des externen Rückstellsignalsa () erzeugen und
- - einem Und-Gatter (206), das die Ausgangssignale aller D-Flipflops erhält und das interne Rückstellsignale (RST) bereitstellt, besteht.
4. Mikro-Steuereinheit nach Anspruch 1,
dadurch gekennzeichnet, daß die Speicherzugriff-Takterzeugungsschaltung
(16) ein UND-Gatter (207) enthält, an
dessen Eingang zur Erzeugung eines Speicherzugriff-Taktsignals (EACLK)
nacheinander ein High- und ein Low-Signal, die von der Rückstellerfassungsschaltung
(15) abgeleitet sind, angelegt werden.
5. Mikro-Steuereinheit nach den Ansprüchen 1 oder 2,
dadurch gekennzeichnet, daß der Auswahl-Zwischenspeicher
(17) ein MOS-Element enthält, das durch ein hochpegeliges Speicherzugriff-Taktsignal
(EACLK) der Speicherzugriff-Takterzeugungsschaltung
(16) EIN-schaltbar ist, sowie ein Gatter, welches durch das
Speicherschnittstellensignal (R/) gesperrt werden kann, wenn das MOS-Element
eingeschaltet ist, so daß am Ausgang über zusätzliche Invertierungsglieder
ein High- oder Low-Auswahlsignal () für den wahlweisen
Speicherzugriff bereitsteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910005387A KR930008042B1 (ko) | 1991-04-03 | 1991-04-03 | 마이크로 콘트롤러 유닛 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4200782A1 DE4200782A1 (de) | 1992-10-15 |
DE4200782C2 true DE4200782C2 (de) | 1996-04-18 |
Family
ID=19312883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4200782A Expired - Fee Related DE4200782C2 (de) | 1991-04-03 | 1992-01-10 | Mikro-Steuereinheit |
Country Status (6)
Country | Link |
---|---|
US (1) | US5371869A (de) |
JP (1) | JPH0679289B2 (de) |
KR (1) | KR930008042B1 (de) |
DE (1) | DE4200782C2 (de) |
FR (1) | FR2674968B1 (de) |
GB (1) | GB2254456B (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5574926A (en) * | 1993-03-11 | 1996-11-12 | Olympus Optical Co., Ltd. | One-chip microcomputer system having function for substantially correcting contents of program |
US5860161A (en) * | 1996-08-14 | 1999-01-12 | Advanced Micro Devices, Inc. | Microcontroller configured to indicate internal memory accesses externally |
US5903912A (en) * | 1996-08-14 | 1999-05-11 | Advanced Micro Devices, Inc. | Microcontroller configured to convey data corresponding to internal memory accesses externally |
US5860016A (en) * | 1996-09-30 | 1999-01-12 | Cirrus Logic, Inc. | Arrangement, system, and method for automatic remapping of frame buffers when switching operating modes |
JP3620181B2 (ja) * | 1996-12-05 | 2005-02-16 | 富士通株式会社 | 半導体装置及びリードアクセス方法 |
US5862148A (en) * | 1997-02-11 | 1999-01-19 | Advanced Micro Devices, Inc. | Microcontroller with improved debug capability for internal memory |
US5893923A (en) * | 1997-05-12 | 1999-04-13 | Lexmark International, Inc. | Microcontroller utilizing a circuit to select during reset process an internal or external memory as base memory |
US6154834A (en) * | 1997-05-27 | 2000-11-28 | Intel Corporation | Detachable processor module containing external microcode expansion memory |
US5896337A (en) | 1998-02-23 | 1999-04-20 | Micron Technology, Inc. | Circuits and methods for multi-level data through a single input/ouput pin |
KR100321745B1 (ko) | 1998-06-29 | 2002-06-20 | 박종섭 | 외부메모리액세스를위한마이크로컨트롤러유닛 |
CN106598485A (zh) * | 2016-11-23 | 2017-04-26 | 深圳市博巨兴实业发展有限公司 | 一种微控制器及其低功耗eeprom接口电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4159541A (en) * | 1977-07-01 | 1979-06-26 | Ncr Corporation | Minimum pin memory device |
US4432049A (en) * | 1978-09-05 | 1984-02-14 | Pern Shaw | Programmable mode select by reset |
US4542453A (en) * | 1982-02-19 | 1985-09-17 | Texas Instruments Incorporated | Program patching in microcomputer |
JPS6068441A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | ワンチツプ・マイクロ・コンピユ−タ |
US4677586A (en) * | 1985-06-04 | 1987-06-30 | Texas Instruments Incorporated | Microcomputer device having test mode substituting external RAM for internal RAM |
DE3752017T2 (de) * | 1986-03-20 | 1997-08-28 | Nec Corp | Mikrorechner mit Zugriffsfähigkeit auf einen internen Speicher mit gewünschter variabler Zugriffszeit |
JPS62237522A (ja) * | 1986-04-08 | 1987-10-17 | Nec Corp | 情報処理装置 |
JPS62271012A (ja) * | 1986-05-20 | 1987-11-25 | Mitsubishi Electric Corp | 擬似ステ−タス信号発生装置 |
JPH0682324B2 (ja) * | 1988-05-23 | 1994-10-19 | 三菱電機株式会社 | 半導体集積回路装置 |
-
1991
- 1991-04-03 KR KR1019910005387A patent/KR930008042B1/ko not_active IP Right Cessation
-
1992
- 1992-01-02 GB GB9200013A patent/GB2254456B/en not_active Expired - Fee Related
- 1992-01-03 US US07/816,822 patent/US5371869A/en not_active Expired - Lifetime
- 1992-01-10 DE DE4200782A patent/DE4200782C2/de not_active Expired - Fee Related
- 1992-01-10 FR FR9200219A patent/FR2674968B1/fr not_active Expired - Fee Related
- 1992-02-06 JP JP4021323A patent/JPH0679289B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0679289B2 (ja) | 1994-10-05 |
GB9200013D0 (en) | 1992-02-26 |
US5371869A (en) | 1994-12-06 |
FR2674968B1 (fr) | 1995-06-09 |
KR920020433A (ko) | 1992-11-21 |
GB2254456B (en) | 1994-10-05 |
JPH04323746A (ja) | 1992-11-12 |
DE4200782A1 (de) | 1992-10-15 |
GB2254456A (en) | 1992-10-07 |
FR2674968A1 (fr) | 1992-10-09 |
KR930008042B1 (ko) | 1993-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2828726C2 (de) | Monolithische integrierte Schaltungsstruktur mit einer Speichervorrichtung | |
DE3645221C2 (de) | ||
DE2918053C2 (de) | ||
DE4200782C2 (de) | Mikro-Steuereinheit | |
EP0030007A2 (de) | Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen | |
DE3741878A1 (de) | Variable verzoegerungsschaltung | |
DE3311948C2 (de) | ||
DE4317926C2 (de) | Speichervorrichtung mit Testfunktion | |
DE102011053359A1 (de) | Latch-basierte Speichervorrichtung | |
DE2711679C2 (de) | Schaltungsanordnung zum Anschluss eines Feldes von Speichern mit wahlfreiem Zugriff an einen Datenbus | |
DE3739993C2 (de) | ||
DE2905676A1 (de) | Integrierte schaltung mit einem einzigen chip | |
DE3221872A1 (de) | Informations-speicheranordnung | |
DE10102871C2 (de) | Halbleiterbauelement zum Anschluß an ein Testsystem sowie Testsystem mit dem Halbleiterbauelement | |
EP0186040B1 (de) | Integrierter Halbleiterspeicher | |
DE4236452C2 (de) | Halbleiterspeichereinrichtung | |
DE3903486A1 (de) | Verfahren und schaltung zur wahl einer ersatzspalte | |
EP0186051A2 (de) | Integrierter Halbleiterspeicher | |
DE19934500C2 (de) | Synchroner integrierter Speicher | |
DE3024153A1 (de) | Speicher-subsystem | |
EP0214508B1 (de) | Integrierter Halbleiterspeicher | |
DE19651713C2 (de) | Bauelement-Testgerät zum Testen elektronischer Bauelemente | |
DE2650275A1 (de) | Speicher mit fluechtiger datenspeicherung und wahlfreiem zugriff | |
DE2132560C3 (de) | ||
EP0392636B1 (de) | Integrierte Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |