JPS62271012A - 擬似ステ−タス信号発生装置 - Google Patents
擬似ステ−タス信号発生装置Info
- Publication number
- JPS62271012A JPS62271012A JP61113641A JP11364186A JPS62271012A JP S62271012 A JPS62271012 A JP S62271012A JP 61113641 A JP61113641 A JP 61113641A JP 11364186 A JP11364186 A JP 11364186A JP S62271012 A JPS62271012 A JP S62271012A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- request
- status
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004075 alteration Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052571 earthenware Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Digital Computer Display Output (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
- Communication Control (AREA)
- Time Recorders, Dirve Recorders, Access Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は擬似ステータス信号発生装置に関するもので
あり、例えば、データの入出力が常時可能な状態番こさ
れているＣＲＴ装置のような電子回路装置のための擬似
ステータス信号発生装置に関するものである。
あり、例えば、データの入出力が常時可能な状態番こさ
れているＣＲＴ装置のような電子回路装置のための擬似
ステータス信号発生装置に関するものである。
第２図は、従来例の概略構成を示すブロック図である。
この第２図において、、（１’は例えばＣＲＴ装置のよ
うな主装置、（２）は入出力コントローラのような入出
力要求装置であり、これらはデータバス（３）によって
相互に接続されている。そして、このデータバス（３）
には、入出力要求装置（２）が主装置（１）に対してデ
ータの入力要求を伝えるための入力要たステータス情報
を要求するためのステータス要求信号線（５す、および
、所要のデータを伝送するためのデータ信号線（６Ｄ）
が含まれている。なお、この主装置（１）には、その実
際のステータスを外部に対して示すためのステータス信
号発生装置（図示されない）が含まれている。
うな主装置、（２）は入出力コントローラのような入出
力要求装置であり、これらはデータバス（３）によって
相互に接続されている。そして、このデータバス（３）
には、入出力要求装置（２）が主装置（１）に対してデ
ータの入力要求を伝えるための入力要たステータス情報
を要求するためのステータス要求信号線（５す、および
、所要のデータを伝送するためのデータ信号線（６Ｄ）
が含まれている。なお、この主装置（１）には、その実
際のステータスを外部に対して示すためのステータス信
号発生装置（図示されない）が含まれている。
次に動作について説明する。入出力要求装置（２）は、
データバス（３）の中の入力要求信号線（６Ａ）、出力
要求信号線（６Ｂ）、ステータス快求信号線（３Ｃ）を
通して所要の要求を主装置（１）に対して印加し、これ
に応じて、前記主装置（１）との間でデータの入力また
は出力動作がなされる。ところで、入出力要求装置（２
）は、主装置（りがＲｅａｄｙである期間、すなわち、
入出力動作が可能である期間内に、所要のデータの入力
または出力動作を完了しなければならない。そのために
、前記入出力要求装置（２）は、ある所定のステータス
要求を発することにより、主装置（り側から該当するス
テータス情報を読出し、この主装置（１）がＲｅａｄ７
期間内にあることを確認してから、所要のデータの入出
力動作を行なうようにされることになる。しかしながら
、このようなやり方によると、データの入出力動作がな
されている途中で、主装置（りがＢｕｓｙ期間、すなわ
ち、データの入出力動作を行なうことが不可能な期間ζ
こ入ってしまう可能性がある。このことから、入出力要
求装置（２）は、第３図に示されているアルゴリズムに
より、主装置（１）のＲｅａｄｙ期間の開始と同期させ
てデータの入出力動作を行なうことが必要にされている
。
データバス（３）の中の入力要求信号線（６Ａ）、出力
要求信号線（６Ｂ）、ステータス快求信号線（３Ｃ）を
通して所要の要求を主装置（１）に対して印加し、これ
に応じて、前記主装置（１）との間でデータの入力また
は出力動作がなされる。ところで、入出力要求装置（２
）は、主装置（りがＲｅａｄｙである期間、すなわち、
入出力動作が可能である期間内に、所要のデータの入力
または出力動作を完了しなければならない。そのために
、前記入出力要求装置（２）は、ある所定のステータス
要求を発することにより、主装置（り側から該当するス
テータス情報を読出し、この主装置（１）がＲｅａｄ７
期間内にあることを確認してから、所要のデータの入出
力動作を行なうようにされることになる。しかしながら
、このようなやり方によると、データの入出力動作がな
されている途中で、主装置（りがＢｕｓｙ期間、すなわ
ち、データの入出力動作を行なうことが不可能な期間ζ
こ入ってしまう可能性がある。このことから、入出力要
求装置（２）は、第３図に示されているアルゴリズムに
より、主装置（１）のＲｅａｄｙ期間の開始と同期させ
てデータの入出力動作を行なうことが必要にされている
。
ところで、主装置（１）としては、紡述されたようなＣ
ＲＴ装置が典型例として考えられるが、このようなＣＲ
Ｔ装置においては、そのＲｅａｄｙ期間は帰線消去期間
であって、表示用データの入出力が可能な期間に対応し
、また、そのＢｕｓｙ期間は表示期間であって、例えば
ＣＲＴ装置に向けて入力されたデータが表示される期間
に対応している。そして、一般的には、Ｒｅａｄｙ期間
の長さに比べてＢｕｓｙ期間の長さが大きく設定されて
おり、このＲθａｄ７期間をフルに活用してデータ入出
力が行なわれたときには、Ｂｕｓｙ期間内に表示される
べきデータがＣＲＴ装置ζζ向けて確実に供給されるこ
とになる。しかしながら、例えば、Ｒｅａｄｙ期間の終
端近傍からデータ入出力が開始されたりすると、このデ
ータ入出力の操作が終了しない中に５ｕｓｙ期間に移行
してしまい、このために、ＣＲＴ装置の表示面ｔこある
種のノイズが生じることになる。
ＲＴ装置が典型例として考えられるが、このようなＣＲ
Ｔ装置においては、そのＲｅａｄｙ期間は帰線消去期間
であって、表示用データの入出力が可能な期間に対応し
、また、そのＢｕｓｙ期間は表示期間であって、例えば
ＣＲＴ装置に向けて入力されたデータが表示される期間
に対応している。そして、一般的には、Ｒｅａｄｙ期間
の長さに比べてＢｕｓｙ期間の長さが大きく設定されて
おり、このＲθａｄ７期間をフルに活用してデータ入出
力が行なわれたときには、Ｂｕｓｙ期間内に表示される
べきデータがＣＲＴ装置ζζ向けて確実に供給されるこ
とになる。しかしながら、例えば、Ｒｅａｄｙ期間の終
端近傍からデータ入出力が開始されたりすると、このデ
ータ入出力の操作が終了しない中に５ｕｓｙ期間に移行
してしまい、このために、ＣＲＴ装置の表示面ｔこある
種のノイズが生じることになる。
前記された第６図ｔこ示されているフローチャート図は
、上記されたような不具合が生じないようζζ工夫され
たアルゴリズムの例示図である。いま、ステップ（Ｓｓ
ｔ）で入出力要求が出されると、ステップ（Ｓ３２）で
主装置（１）のステータス信号が入力され、ステップ（
ＳａＳ）で主装置（１）がＲｅａｄｙ期間内にある力）
否かが決定される。いま、Ｎであるものと決定されたも
のとすると、次に続くステップ（Ｓ５４）に移行するが
、Ｙであるものと決定されたときにはステップ（ＳＸＺ
）に戻ることになる。前記ステップ（８５４）で主装置
（りのステータス信号が入力され、ステップ（ＳａＳ）
で主装置（１）がＢｕｓｙ期間にあるか否かが決定され
る。いま、Ｙであったとするとステップ（８５４）に戻
るが、Ｎであったときにはステ・ンプ（８５，６）に移
行して、所要のデータ入出力が行なわれてから、ステッ
プ（８５７）で終了する。
、上記されたような不具合が生じないようζζ工夫され
たアルゴリズムの例示図である。いま、ステップ（Ｓｓ
ｔ）で入出力要求が出されると、ステップ（Ｓ３２）で
主装置（１）のステータス信号が入力され、ステップ（
ＳａＳ）で主装置（１）がＲｅａｄｙ期間内にある力）
否かが決定される。いま、Ｎであるものと決定されたも
のとすると、次に続くステップ（Ｓ５４）に移行するが
、Ｙであるものと決定されたときにはステップ（ＳＸＺ
）に戻ることになる。前記ステップ（８５４）で主装置
（りのステータス信号が入力され、ステップ（ＳａＳ）
で主装置（１）がＢｕｓｙ期間にあるか否かが決定され
る。いま、Ｙであったとするとステップ（８５４）に戻
るが、Ｎであったときにはステ・ンプ（８５，６）に移
行して、所要のデータ入出力が行なわれてから、ステッ
プ（８５７）で終了する。
この第６図に示されているアルゴリズムにより、主装置
（１）に対するデータ入出力は、そのＲｅａｃｌｙ期間
の始点近傍から開始される。すなわち、データ入出力は
主装置（１）のＲｅａａｙ期間の始点とほぼ同期して開
始されることになる。
（１）に対するデータ入出力は、そのＲｅａｃｌｙ期間
の始点近傍から開始される。すなわち、データ入出力は
主装置（１）のＲｅａａｙ期間の始点とほぼ同期して開
始されることになる。
上記された従来例における主装置は、ある一定のくり返
し比率をもってＲｅａｄｙ期間とＢｕｓｙ期間とをとる
ようにされており、Ｒｅａｄｙ期間中にデータの入出力
が完了しないときには、Ｂｕ８７期間においてノイズが
生じるという問題点があった。また、主装置として、デ
ータ入出力が常に可能であるも、のが用意されたとして
も、第６図のアルゴリズムを変更しない限りは、その機
能を活用することができず、したがって、そのデータ入
出力速度を向上することもできないという問題点もあっ
た。
し比率をもってＲｅａｄｙ期間とＢｕｓｙ期間とをとる
ようにされており、Ｒｅａｄｙ期間中にデータの入出力
が完了しないときには、Ｂｕ８７期間においてノイズが
生じるという問題点があった。また、主装置として、デ
ータ入出力が常に可能であるも、のが用意されたとして
も、第６図のアルゴリズムを変更しない限りは、その機
能を活用することができず、したがって、そのデータ入
出力速度を向上することもできないという問題点もあっ
た。
この発明は上記のような問題点を解決するためになされ
たものであって、入出力要求装置について格別な変更を
加えることなく、データ入出力速度を向上させることの
できる擬似ステータス信号発生装置を得ることを目的と
する。
たものであって、入出力要求装置について格別な変更を
加えることなく、データ入出力速度を向上させることの
できる擬似ステータス信号発生装置を得ることを目的と
する。
この発明に係る擬似ステータス信号発生装置は、常にＲ
ｅａｄｙ状態であるようにされた主装置と、この主装置
に対して所要の入出力要求を出すようにされた入出力要
求装置との間に介在して設けられたものであって、前記
入出力要求装置からステータス要求が出される毎にＲｅ
ａｄｙ状態を表わすステ−タス信号またはＢｕｓｙ状態
を表わすステータス信号を前記入出力要求装置に対して
交番的に返すようにされた擬似ステータス信号発生装置
である。
ｅａｄｙ状態であるようにされた主装置と、この主装置
に対して所要の入出力要求を出すようにされた入出力要
求装置との間に介在して設けられたものであって、前記
入出力要求装置からステータス要求が出される毎にＲｅ
ａｄｙ状態を表わすステ−タス信号またはＢｕｓｙ状態
を表わすステータス信号を前記入出力要求装置に対して
交番的に返すようにされた擬似ステータス信号発生装置
である。
この発明によれば、入出力要求装置からステータス要求
が出される毎にＲｅａｄｙ状態を表わすステータス信号
またはＢｕｓｙ状態を表わすステータス信号を前記入出
力要求装置に対して交番的に返すようにされる。すなわ
ち、前回出されたステータス要求に対してＲｅａｄｙ
（Ｂｕｓｙ ）が返されたときには、今回のステータス
要求に対してＢｕｓｙ （Ｒｅａｄｙ ）が返されるこ
とになる。
が出される毎にＲｅａｄｙ状態を表わすステータス信号
またはＢｕｓｙ状態を表わすステータス信号を前記入出
力要求装置に対して交番的に返すようにされる。すなわ
ち、前回出されたステータス要求に対してＲｅａｄｙ
（Ｂｕｓｙ ）が返されたときには、今回のステータス
要求に対してＢｕｓｙ （Ｒｅａｄｙ ）が返されるこ
とになる。
第１図は、この発明の一実施例の概略構成を示すブロッ
ク図である。この第１図において、（ＩＡ）は入出力が
常に可能であるようにされた主装置、（２）は入出力要
求装置、（４）は主装置（１人）のステータス情報を擬
似的に発生させる擬似ステータス信号発生装置であり、
これらはデータバス（３）によって相互に接続されてい
る。そして、このデータバス（３）の中で、入力要求信
号Ｍ （５Ａ）および出力要求信号線（３Ｂ）は主装置
（ＩＡ）と入出力要求装置（２）とを相互に接続させる
ものであり、また、ステータス要求信号線（３Ｃ）は擬
似ステータス信号発生装置（４）と入出力要求装置（２
）とを相互に接続させるものである。そして、データ信
号線（３Ｄ）は、主装置（１人）、擬似ステータス信号
発生装置（４）および入出力要求装置（４）の間で相互
に接続されている。なお、この実施例において、擬似ス
テータス信号発生装置（４）は、ステータス情報が入出
力要求装置（２）から要求されたときに、Ｒｅａｄｙと
Ｂｕｓｙとを交互に出すようにされている。すなわち、
ある時点でＲｅａｄｙなるステータス情報が出されたと
すると、この次に続くステータス情報の要求に対しては
Ｂｕｓｙが出されるようにされている。
ク図である。この第１図において、（ＩＡ）は入出力が
常に可能であるようにされた主装置、（２）は入出力要
求装置、（４）は主装置（１人）のステータス情報を擬
似的に発生させる擬似ステータス信号発生装置であり、
これらはデータバス（３）によって相互に接続されてい
る。そして、このデータバス（３）の中で、入力要求信
号Ｍ （５Ａ）および出力要求信号線（３Ｂ）は主装置
（ＩＡ）と入出力要求装置（２）とを相互に接続させる
ものであり、また、ステータス要求信号線（３Ｃ）は擬
似ステータス信号発生装置（４）と入出力要求装置（２
）とを相互に接続させるものである。そして、データ信
号線（３Ｄ）は、主装置（１人）、擬似ステータス信号
発生装置（４）および入出力要求装置（４）の間で相互
に接続されている。なお、この実施例において、擬似ス
テータス信号発生装置（４）は、ステータス情報が入出
力要求装置（２）から要求されたときに、Ｒｅａｄｙと
Ｂｕｓｙとを交互に出すようにされている。すなわち、
ある時点でＲｅａｄｙなるステータス情報が出されたと
すると、この次に続くステータス情報の要求に対しては
Ｂｕｓｙが出されるようにされている。
次Ｉこ、上記実施例の動作を説明する。主装置（１人）
との間でデータの入出力動作をしようとするときには、
入力要求信号（２）は、ステータス要求信号＃ｉ！（３
Ｃ）を通じて、擬似ステータス信号発生装置（４）に対
して、ステータス情報を出すことを要求し、データ信号
線（５Ｄ）を通じて、その応答としてのステータス情報
を受入れる。いま、直前のステータス要求のさいにはＢ
ｕｓｙが出されていたものとすると、この次に続くステ
ータス要求のさいにはＲｅａｄｙが出されることになる
から、前記第３図に示されているフローチャート図にお
いてループに入ることがなくなり、データの入出力動作
はそれだけ高速化される。
との間でデータの入出力動作をしようとするときには、
入力要求信号（２）は、ステータス要求信号＃ｉ！（３
Ｃ）を通じて、擬似ステータス信号発生装置（４）に対
して、ステータス情報を出すことを要求し、データ信号
線（５Ｄ）を通じて、その応答としてのステータス情報
を受入れる。いま、直前のステータス要求のさいにはＢ
ｕｓｙが出されていたものとすると、この次に続くステ
ータス要求のさいにはＲｅａｄｙが出されることになる
から、前記第３図に示されているフローチャート図にお
いてループに入ることがなくなり、データの入出力動作
はそれだけ高速化される。
なお、上記実施例においては、擬似ステータス信号発生
装置（４）が他から独立したハードウェアとして設けら
れているが、これに限らず、機能的な独立性が保持され
るものであれば、土製＆（ＩＡ）や入出力要求装置（２
）に組込まれる形式のものにしてもよく、上記実施例と
同様な効果が奏せられる。
装置（４）が他から独立したハードウェアとして設けら
れているが、これに限らず、機能的な独立性が保持され
るものであれば、土製＆（ＩＡ）や入出力要求装置（２
）に組込まれる形式のものにしてもよく、上記実施例と
同様な効果が奏せられる。
以上説明されたように、この発明に係る擬似ステータス
信号発生装置は、常にＲｅａｄｙ状態であるようにされ
た主装置と、この主装置に対して所要の入出力要求を出
すようにされた入出力要求装置との間に介在して設けら
れたものであって、前記入出力要求装置からステータス
要求が出される毎Ｊ（Ｒｅａｄｙ状態を表わすステータ
ス信号またはＢｕａｙ状態を表わすステータス信号を前
記入出力要求装置に対して交番的に返すようにされてい
ることがら、入出力要求装置について格別な変更を要す
ることなく、データ人出方を高速化させるというような
効果が奏せられる。
信号発生装置は、常にＲｅａｄｙ状態であるようにされ
た主装置と、この主装置に対して所要の入出力要求を出
すようにされた入出力要求装置との間に介在して設けら
れたものであって、前記入出力要求装置からステータス
要求が出される毎Ｊ（Ｒｅａｄｙ状態を表わすステータ
ス信号またはＢｕａｙ状態を表わすステータス信号を前
記入出力要求装置に対して交番的に返すようにされてい
ることがら、入出力要求装置について格別な変更を要す
ることなく、データ人出方を高速化させるというような
効果が奏せられる。
第１図は、この発明の一実施例の概略構成を示すブロッ
ク図、第２図は、従来例の概略構成を示すブロック図、
第３図は、データ人出方要求のために一般的に使用され
るアルゴリズムのフローチャート図である。 （す、（ＩＡ）は主装置、（２）は入出力要求装置、（
３）はデータバス、（５Ａ）は入力要求信号線、（３Ｂ
）は出方要求信号線、（５Ｃ）はステータス要求信号線
、（ＡＤ）はデータ信号線、（４）は擬似ステータス信
号発生装置である。 なお、図中、同一符号は同一、または相当部分を示す。
ク図、第２図は、従来例の概略構成を示すブロック図、
第３図は、データ人出方要求のために一般的に使用され
るアルゴリズムのフローチャート図である。 （す、（ＩＡ）は主装置、（２）は入出力要求装置、（
３）はデータバス、（５Ａ）は入力要求信号線、（３Ｂ
）は出方要求信号線、（５Ｃ）はステータス要求信号線
、（ＡＤ）はデータ信号線、（４）は擬似ステータス信
号発生装置である。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 常にレディ状態であるようにされた主装置と、この主装
置に対して所要の入出力要求を出すようにされた入出力
要求装置との間に介在して設けられた擬似ステータス信
号発生装置であって、前記入出力要求装置からステータ
ス要求が出される毎にレディ状態を表わすステータス信
号またはビジー状態を表わすステータス信号を前記入出
力要求装置に対して交番的に返すようにされた擬似ステ
ータス信号発生装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61113641A JPS62271012A (ja) | 1986-05-20 | 1986-05-20 | 擬似ステ−タス信号発生装置 |
| KR1019870004629A KR900009181B1 (ko) | 1986-05-20 | 1987-05-12 | 의사 상태 신호 발생 장치를 구비한 표시 장치 |
| CA000537403A CA1298673C (en) | 1986-05-20 | 1987-05-19 | Pseudo-status signal generator |
| DE87304502T DE3786598T2 (de) | 1986-05-20 | 1987-05-20 | Pseudozustandssignalgenerator. |
| EP87304502A EP0246887B1 (en) | 1986-05-20 | 1987-05-20 | Pseudo-status signal generator |
| US07/122,131 US4839794A (en) | 1986-05-20 | 1987-11-18 | Pseudo-status signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61113641A JPS62271012A (ja) | 1986-05-20 | 1986-05-20 | 擬似ステ−タス信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62271012A true JPS62271012A (ja) | 1987-11-25 |
Family
ID=14617385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61113641A Pending JPS62271012A (ja) | 1986-05-20 | 1986-05-20 | 擬似ステ−タス信号発生装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4839794A (ja) |
| EP (1) | EP0246887B1 (ja) |
| JP (1) | JPS62271012A (ja) |
| KR (1) | KR900009181B1 (ja) |
| CA (1) | CA1298673C (ja) |
| DE (1) | DE3786598T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930008042B1 (ko) * | 1991-04-03 | 1993-08-25 | 삼성전자 주식회사 | 마이크로 콘트롤러 유닛 |
| JP2536984B2 (ja) * | 1991-09-26 | 1996-09-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 周辺装置の制御方法、フロッピ・ディスク装置の制御方法、周辺装置、フロッピ・ディスク装置、及び、デ―タ処理システム |
| US5414831A (en) * | 1993-12-30 | 1995-05-09 | Lsi Logic Corporation | Apparatus and method for accessing a plurality of computer devices having a common address |
| US6912607B2 (en) * | 2002-02-06 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Method and apparatus for ascertaining the status of multiple devices simultaneously over a data bus |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4167041A (en) * | 1977-04-05 | 1979-09-04 | International Business Machines Corporation | Status reporting |
| US4271479A (en) * | 1977-10-20 | 1981-06-02 | International Business Machines Corporation | Display terminal with modularly attachable features |
| US4315310A (en) * | 1979-09-28 | 1982-02-09 | Intel Corporation | Input/output data processing system |
| JPS57123455A (en) * | 1981-01-23 | 1982-07-31 | Nec Corp | Instruction executing device |
| US4413319A (en) * | 1981-03-09 | 1983-11-01 | Allen-Bradley Company | Programmable controller for executing block transfer with remote I/O interface racks |
| US4443863A (en) * | 1981-06-16 | 1984-04-17 | International Business Machines Corporation | Timer driven display updating |
| EP0069829B1 (de) * | 1981-07-10 | 1985-08-14 | Siemens-Albis Aktiengesellschaft | Bussystem |
| JPS58195265A (ja) * | 1982-05-10 | 1983-11-14 | Sony Corp | マイクロコンピユ−タ |
| JPS59114639A (ja) * | 1982-12-22 | 1984-07-02 | Olympus Optical Co Ltd | 高速演算素子のｒｅａｄｙ信号発生回路 |
| US4698770A (en) * | 1984-01-13 | 1987-10-06 | Bell & Howell Company | Computer controlled video device and slide projector interface arrangement |
-
1986
- 1986-05-20 JP JP61113641A patent/JPS62271012A/ja active Pending
-
1987
- 1987-05-12 KR KR1019870004629A patent/KR900009181B1/ko not_active IP Right Cessation
- 1987-05-19 CA CA000537403A patent/CA1298673C/en not_active Expired - Fee Related
- 1987-05-20 EP EP87304502A patent/EP0246887B1/en not_active Expired - Lifetime
- 1987-05-20 DE DE87304502T patent/DE3786598T2/de not_active Expired - Fee Related
- 1987-11-18 US US07/122,131 patent/US4839794A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4839794A (en) | 1989-06-13 |
| KR900009181B1 (ko) | 1990-12-24 |
| DE3786598T2 (de) | 1994-02-24 |
| EP0246887B1 (en) | 1993-07-21 |
| EP0246887A3 (en) | 1990-02-07 |
| EP0246887A2 (en) | 1987-11-25 |
| KR870011567A (ko) | 1987-12-24 |
| CA1298673C (en) | 1992-04-07 |
| DE3786598D1 (de) | 1993-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62271012A (ja) | 擬似ステ−タス信号発生装置 | |
| JPH05153192A (ja) | 高速遷移信号通信システム | |
| JP2767990B2 (ja) | マイクロプロセッサの制御方法 | |
| JP2773637B2 (ja) | 回線試験パルス発生回路 | |
| JP2693779B2 (ja) | データ転送ハンドシェークパイプラインの方法と装置 | |
| JP3037174B2 (ja) | シリアルデータ伝送装置及びシリアルデータ伝送方法 | |
| JP3429844B2 (ja) | モード切り替えインタフェース回路 | |
| JPH09293047A (ja) | マイクロコンピュータのデータ転送装置 | |
| JP2002198979A (ja) | Ｃａｎデータリンク上でのデータ送信方法及び装置 | |
| JPH0216829A (ja) | データ受信制御方式 | |
| JPH03280742A (ja) | ディジタル信号送受信回路における受信タイミング初期位相設定方式 | |
| JPH0410837A (ja) | データ受信制御方式 | |
| JPH0467826B2 (ja) | ||
| JPS6280731A (ja) | 画面バツフアの多重化によるトランザクシヨン並行処理制御方式 | |
| JPH04305719A (ja) | クロック信号切換え回路 | |
| JPH0258454A (ja) | シリアル転送方式 | |
| JPH01204169A (ja) | バス転送制御方式 | |
| JPH07250089A (ja) | トークン周回時間一定方式 | |
| JPS58184851A (ja) | Ｈｄｌｃ受信装置 | |
| JPH04149758A (ja) | 画像データ処理装置 | |
| JPH02159143A (ja) | 制御通信の競合制御処理方式 | |
| JP2001256103A (ja) | マイクロプロセッサシステム | |
| JPS59186451A (ja) | デ−タ伝送方式 | |
| JPH03140037A (ja) | ネットワーク時刻同期装置 | |
| JPS62117440A (ja) | 通信制御方式 |