DE3786598T2 - Pseudozustandssignalgenerator. - Google Patents

Pseudozustandssignalgenerator.

Info

Publication number
DE3786598T2
DE3786598T2 DE87304502T DE3786598T DE3786598T2 DE 3786598 T2 DE3786598 T2 DE 3786598T2 DE 87304502 T DE87304502 T DE 87304502T DE 3786598 T DE3786598 T DE 3786598T DE 3786598 T2 DE3786598 T2 DE 3786598T2
Authority
DE
Germany
Prior art keywords
input
request
state
output
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87304502T
Other languages
English (en)
Other versions
DE3786598D1 (de
Inventor
Okura Keisanki Seisakus Makoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3786598D1 publication Critical patent/DE3786598D1/de
Application granted granted Critical
Publication of DE3786598T2 publication Critical patent/DE3786598T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Digital Computer Display Output (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Time Recorders, Dirve Recorders, Access Control (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die Erfindung betrifft einen Pseudozustandssignalgenerator wie beispielsweise einen Pseudozustandssignalgenerator für eine elektronische Schaltung wie eine Kathodenstrahlröhren- Vorrichtung bzw. CRT-Vorrichtung, bei der Dateneingabe und -ausgabe immer aktiviert sind.
  • Fig. 1 ist ein Blockschaltbild, das die allgemeine Anordnung eines bekannten Beispiels zeigt. In Fig. 1 bezeichnet 1 eine Haupteinrichtung wie etwa eine CRT-Vorrichtung und 2 eine Eingabe-Ausgabe-Anforderungseinrichtung bzw. E/A-Anforderungseinrichtung wie eine Eingabe-Ausgabe-Steuereinheit. Die Haupteinrichtung 1 und die E/A-Anforderungseinrichtung 2 sind durch einen Datenbus 3 miteinander verbunden. Der Datenbus 3 weist auf: eine Eingabe-Anforderungssignalleitung 3A, um eine Dateneingabeanforderung an die Haupteinrichtung 1 von der E/A-Anforderungseinrichtung 2 zu übertragen, eine Ausgabe-Anforderungssignalleitung 3B, um eine Datenausgabeanforderung zu übertragen, eine Zustands-Anforderungssignalleitung 3C, um Zustandsinformation wie etwa "besetzt" oder "bereit" anzufordern, sowie eine Datensignalleitung 3D, um vorbestimmte Daten zu übertragen. Die Haupteinrichtung 1 enthält ferner einen Zustandssignalgenerator (nicht gezeigt), um einer externen Einrichtung den aktuellen Zustand anzuzeigen.
  • Der Betrieb des bekannten Beispiels wird nachstehend beschrieben. Die E/A-Anforderungseinrichtung 2 richtet eine vorbestimmte Anforderung über die Eingabe -Anforderungssignalleitung 3A, die Ausgabe-Anforderungssignalleitung 3B und die Zustands-Anforderungssignalleitung 3C in dem Datenbus 3 an die Haupteinrichtung 1 und gibt in Abhängigkeit von dem Richten der Anforderung an die Haupteinrichtung 1 die Daten in die Haupteinrichtung 1 ein oder aus dieser aus. Die E/A-Anforderungseinrichtung 2 muß den Vorgang der Eingabe oder Ausgabe der vorbestimmten Daten innerhalb eines Zeitraums abschließen, in dem die Haupteinrichtung 1 bereit ist, d. h. innerhalb eines Zeitraums, in dem der Eingabe- oder Ausgabebetrieb aktiviert ist. Die E/A-Anforderungseinrichtung 2 erzeugt also eine vorbestimmte Zustandsanforderung, um dadurch entsprechende Zustandsinformation von der Seite der Haupteinrichtung 1 auszulesen, und gibt nach Bestätigung, daß die Haupteinrichtung 1 in den Bereitzeitraum eingetreten ist, die vorbestimmten Daten ein oder aus. Bei diesem Verfahren besteht jedoch eine Möglichkeit, daß die Haupteinrichtung 1 während der Dateneingabe oder -ausgabe in einen Besetztzeitraum eintreten könnte, d. h. innerhalb eines Zeitraums, in dem der Dateneingabe- oder -ausgabebetrieb deaktiviert ist. Die Eingabe-Anforderungseinrichtung 2 muß also die Daten synchron mit dem Start des Bereitzeitraums der Haupteinrichtung 1 gemäß einem in Fig. 2 gezeigten Algorithmus eingeben oder ausgeben. Fig. 2 zeigt ein Flußdiagramm eines Algorithmus, der im allgemeinen verwendet wird, um die Eingabe oder Ausgabe von Daten anzufordern.
  • Die oben genannte CRT-Vorrichtung wird hier als ein repräsentatives Beispiel der Haupteinrichtung 1 betrachtet. Bei dieser CRT-Vorrichtung ist der Bereitzeitraum eine Austastperiode, die einer Periode entspricht, in der anzuzeigende Daten ein- und ausgegeben werden können, und der Besetztzeitraum ist eine Anzeigeperiode, die beispielsweise einer Periode entspricht, in der die Eingabedaten auf der CRT-Vorrichtung angezeigt werden. Die Länge des Besetztzeitraums ist im allgemeiner länger als die des Bereitzeitraums vorgegeben, und wenn die Daten ein- oder ausgegeben werden, indem der Bereitzeitraum vollständig ausgenützt wird, werden die innerhalb des Besetztzeitraums anzuzeigenden Daten der CRT-Vorrichtung zuverlässig zugeführt. Wenn jedoch die Dateneingabe oder -ausgabe beispielsweise nahe dem Ende des Bereitzeitraums begonnen wird, wird der Zeitraum in den Besetztzeitraum verschoben, bevor der Eingabe- oder Ausgabebetrieb abgeschlossen ist, und es wird somit eine gewisse Störung auf dem Bildschirm der CRT- Vorrichtung angezeigt.
  • Das Flußdiagramm von Fig. 2 zeigt ein Beispiel eines Algorithmus, der ausgelegt ist, um den oben genannten Nachteil zu beseitigen. Wenn in Schritt S31 eine Eingabe-Ausgabe- Anforderung bzw. E/A-Anforderung ausgegeben wird, wird ein Zustandssignal der Haupteinrichtung 1 in Schritt S32 eingegeben, und es wird in Schritt S33 abgefragt, ob die Haupteinrichtung 1 in einen Bereitzeitraum eingetreten ist. Bei NEIN in Schritt S33 geht der Ablauf zum folgenden Schritt S34 weiter. Bei JA in Schritt S33 springt der Ablauf zu Schritt S32 zurück. Das Zustandssignal der Haupteinrichtung 1 wird in Schritt S34 eingegeben, und in Schritt S35 wird abgefragt, ob die Haupteinrichtung 1 in einen Besetztzeitraum eingetreten ist. Bei JA in Schritt S35 springt der Ablauf zu Schritt S34 zurück, wohingegen bei NEIN in Schritt S35 der Ablauf zu Schritt S36 weitergeht. Nach der Ein- oder Ausgabe der vorbestimmten Daten endet der Ablauf in Schritt S37.
  • Die Dateneingabe in die oder -ausgabe aus der Haupteinrichtung 1 wird nahe dem Beginn des Bereitzeitraums gemäß dem in Fig. 2 gezeigten Algorithmus gestartet. Anders ausgedrückt, wird die Ein-Ausgabe von Daten im wesentlichen synchron mit dem Beginn des Bereitzeitraums der Haupteinrichtung 1 gestartet.
  • Die Haupteinrichtung bei dem oben genannten bekannten Beispiel ist so ausgebildet, daß Bereitzeiträume und Besetztzeiträume in einem bestimmten Wiederholungsverhältnis auftreten, und es besteht der Nachteil daß, wenn die Ein- Ausgabe von Daten nicht innerhalb des Bereitzeitraums abgeschlossen ist, eine Störung in dem Besetztzeitraum erzeugt wird. Selbst wenn eine Haupteinrichtung bereitgestellt wird, bei der die Ein-Ausgabe von Daten immer aktiviert ist, kann von ihrer Funktion nur Gebrauch gemacht werden, wenn der Algorithmus von Fig. 2 modifiziert wird. Daher entsteht ein weiterer Nachteil insofern, als die Dateneingabe/Ausgabegeschwindigkeit nicht verbessert werden kann.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung dient dazu, solche Nachteile zu beseitigen, und es ist Aufgabe der Erfindung, einen Pseudozustandssignalgenerator bereitzustellen, der die Dateneingabe/Ausgabegeschwindigkeit verbessern kann, ohne an der E/A-Anforderungseinrichtung besondere Modifikationen vorzunehmen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist ein Blockschaltbild, das eine allgemeine Anordnung eines bekannten Beispiels zeigt;
  • Fig. 2 ist ein Flußdiagramm eines Algorithmus, der im allgemeinen für E/A-Anforderung von Daten verwendet wird; und
  • Fig. 3 ist ein Blockschaltbild, das eine allgemeine Anordnung einer Ausführungsform eines Pseudozustandssignalgenerators nach der Erfindung zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Fig. 3 ist ein Blockschaltbild einer allgemeinen Anordnung einer Ausführungsform eines Pseudozustandssignalgenerators nach der Erfindung. In Fig. 3 bezeichnet 1A eine Haupteinrichtung, bei der die Eingabe/Ausgabe immer aktiviert ist, 2 eine E/A-Anforderungseinrichtung und 4 einen Pseudozustandssignalgenerator zur Pseudoerzeugung von Zustandsinformation der Haupteinrichtung 1A. Die Haupteinrichtung 1A, die E/A-Anforderungseinrichtung 2 und der Pseudozustandssignalgenerator 4 sind durch einen Datenbus 3 miteinander verbunden. Eine Eingabe-Anforderungssignalleitung 3A und eine Ausgabe-Anforderungssignalleitung 3B des Datenbusses verbinden die Haupteinrichtung 1A und die E/A- Anforderungseinrichtung 2 miteinander, und eine Zustands- Anforderungssignalleitung 3C verbindet den Pseudozustandssignalgenerator 4 und die E/A-Anforderungseinrichtung 2 miteinander. Eine Datensignalleitung 3D verbindet die Haupteinrichtung 1A, den Pseudozustandssignalgenerator 4 und die E/A-Anforderungseinrichtung 4 miteinander. Bei dieser Ausführungsform erzeugt der Pseudozustandssignalgenerator 4 alternativ Bereitzustandsinformation und Besetztzustandsinformation, wenn von der E/A-Anforderungseinrichtung 2 Zustandsinformation angefordert wird. Wenn also zu einem bestimmten Zeitpunkt die Bereitzustandsinformation ausgegeben wird, wird bei Anforderung der anschließenden Zustandsinformation die Besetztzustandsinformation ausgegeben.
  • Nachstehend wird der Betrieb der oben beschriebenen Ausführungsform erläutert. Wenn die E/A-Anforderungseinrichtung 2 wirksam ist, um Daten in die Haupteinrichtung 1A einzugeben oder aus dieser auszugeben, fordert die E/A-Anforderungseinrichtung 2 die Zustandsinformation zum Pseudozustandssignalgenerator 4 über die Zustands-Anforderungssignalleitung 3C an und empfängt die Zustandsinformation als Antwort über die Datensignalleitung 3D. Wenn im Fall der direkt vorhergehenden Zustandsanforderung der Besetztzustand ausgegeben wird, wird bei der anschließenden Zustandsanforderung die Bereitzustandsinformation ausgegeben. Daher tritt der Betrieb nicht in die Schleife des Flußdiagramms von Fig. 2 ein, und der Dateneingabe- oder -ausgabebetrieb wird um diesen Betrag beschleunigt.
  • Bei der oben beschriebenen Ausführungsform ist der Pseudozustandssignalgenerator 4 als ein unabhängiges Hardwareteil vorgesehen. Die Erfindung ist jedoch nicht auf diese spezielle Ausführungsform beschränkt. Beispielsweise kann der Pseudozustandssignalgenerator der Haupteinrichtung 1A oder der E/A-Anforderungseinrichtung 2 zugeordnet sein, wenn funktionsmäßige Unabhängigkeit aufrechterhalten wird, wodurch ähnliche Vorteile wie diejenigen der oben genannten Ausführungsform erzielt werden.
  • Wie oben beschrieben wurde, tritt das erfindungsgemäß erzeugte Pseudozustandssignal zwischen der Haupteinrichtung, in der der Bereitzustand immer vorgegeben ist, und der E/A- Anforderungseinrichtung zum Erzeugen der vorbestimmten E/A- Anforderung an die Haupteinrichtung auf und wiederholt alternativ das Zustandssignal, das den Bereitzustand repräsentiert, und das Zustandssignal, das den Besetztzustand repräsentiert, an die E/A-Anforderungseinrichtung immer dann, wenn das Zustands-Anforderungssignal von der E/A-Anforderungseinrichtung abgegeben wird. Daher kann der Daten- E/A-Betrieb ohne das Erfordernis irgendeiner besonderen Modifikation der E/A-Anforderungseinrichtung beschleunigt werden.

Claims (1)

  1. Pseudozustandssignalgenerator (4), der zwischen eine Haupteinrichtung (1A), in der ständig ein Bereitzustand aufrechterhalten wird, und einer Eingabe-Ausgabe-Anforderungseinrichtung (2) zwischengeschaltet ist, die ausgebildet ist, um vorbestimmte Eingabe-Ausgabe-Anforderungssignale (3A, 3B) zu der Haupteinrichtung zu erzeugen, dadurch gekennzeichnet, daß der Pseudozustandssignalgenerator alternativ wiederholt auf einer Datensignalleitung (3D) ein Zustandssignal, das einen Bereitzustand repräsentiert, und ein Zustandssignal, das einen Besetztzustand repräsentiert, zu der Eingabe-Ausgabe-Anforderungseinrichtung immer dann erzeugt, wenn ein Zustands-Anforderungssignal (3C) von der Eingabe-Ausgabe-Anforderungseinrichtung abgegeben wird.
DE87304502T 1986-05-20 1987-05-20 Pseudozustandssignalgenerator. Expired - Fee Related DE3786598T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61113641A JPS62271012A (ja) 1986-05-20 1986-05-20 擬似ステ−タス信号発生装置

Publications (2)

Publication Number Publication Date
DE3786598D1 DE3786598D1 (de) 1993-08-26
DE3786598T2 true DE3786598T2 (de) 1994-02-24

Family

ID=14617385

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87304502T Expired - Fee Related DE3786598T2 (de) 1986-05-20 1987-05-20 Pseudozustandssignalgenerator.

Country Status (6)

Country Link
US (1) US4839794A (de)
EP (1) EP0246887B1 (de)
JP (1) JPS62271012A (de)
KR (1) KR900009181B1 (de)
CA (1) CA1298673C (de)
DE (1) DE3786598T2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008042B1 (ko) * 1991-04-03 1993-08-25 삼성전자 주식회사 마이크로 콘트롤러 유닛
JP2536984B2 (ja) * 1991-09-26 1996-09-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 周辺装置の制御方法、フロッピ・ディスク装置の制御方法、周辺装置、フロッピ・ディスク装置、及び、デ―タ処理システム
US5414831A (en) * 1993-12-30 1995-05-09 Lsi Logic Corporation Apparatus and method for accessing a plurality of computer devices having a common address
US6912607B2 (en) * 2002-02-06 2005-06-28 Hewlett-Packard Development Company, L.P. Method and apparatus for ascertaining the status of multiple devices simultaneously over a data bus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167041A (en) * 1977-04-05 1979-09-04 International Business Machines Corporation Status reporting
US4271479A (en) * 1977-10-20 1981-06-02 International Business Machines Corporation Display terminal with modularly attachable features
US4315310A (en) * 1979-09-28 1982-02-09 Intel Corporation Input/output data processing system
JPS57123455A (en) * 1981-01-23 1982-07-31 Nec Corp Instruction executing device
US4413319A (en) * 1981-03-09 1983-11-01 Allen-Bradley Company Programmable controller for executing block transfer with remote I/O interface racks
US4443863A (en) * 1981-06-16 1984-04-17 International Business Machines Corporation Timer driven display updating
DE3265361D1 (en) * 1981-07-10 1985-09-19 Siemens Ag Albis Bus system
JPS58195265A (ja) * 1982-05-10 1983-11-14 Sony Corp マイクロコンピユ−タ
JPS59114639A (ja) * 1982-12-22 1984-07-02 Olympus Optical Co Ltd 高速演算素子のready信号発生回路
US4698770A (en) * 1984-01-13 1987-10-06 Bell & Howell Company Computer controlled video device and slide projector interface arrangement

Also Published As

Publication number Publication date
EP0246887A2 (de) 1987-11-25
EP0246887B1 (de) 1993-07-21
EP0246887A3 (en) 1990-02-07
JPS62271012A (ja) 1987-11-25
DE3786598D1 (de) 1993-08-26
US4839794A (en) 1989-06-13
CA1298673C (en) 1992-04-07
KR900009181B1 (ko) 1990-12-24
KR870011567A (ko) 1987-12-24

Similar Documents

Publication Publication Date Title
DE3382691T2 (de) Bildschirmverwaltungssystem.
DE60103965T2 (de) Aktualisierung von Rasterbildern in einem Anzeigegerät mit einem Bildspeicher
DE3789133T2 (de) Schnittstelle für einen Monitor mit hoher Auflösung und diesbezügliches Schnittstellenverfahren.
DE3916064C2 (de) Vorrichtung und Verfahren zum Bearbeiten eines Stehbildsignals
DE69130875T2 (de) Verfahren zur Aufstellung von Adressen für elektronische Geräte
DE68927434T2 (de) Lese-Ändern-Schreiben Funktion
DE2261141C3 (de) Einrichtung zur graphischen Darstellung von in einem Computer enthaltenen Daten
DE2659189B2 (de) Anzeigeeinrichtung
EP0069229A2 (de) Medizinische Diagnostikeinrichtung
DE3246432A1 (de) Signalfolge-erkennungsschaltung und diese enthaltender logischer analysator
DE2165893A1 (de) Historische datenanzeige
DE2711909A1 (de) Verfahren und vorrichtung zum anzeigen
DE3786598T2 (de) Pseudozustandssignalgenerator.
DE2844295A1 (de) Verfahren und vorrichtung zur steuerung der datentransferrichtung auf einem datenbus
DE69232794T2 (de) Informationsprozessor zum Anwenden und Erfassen von Benutzerinformation
DE69026443T2 (de) Vorrichtung zur Überlagerung von Bildern
DE69031361T2 (de) Taktsignalgeneratorsystem
DE3138930A1 (de) Verfahren zum einschreiben von daten in einen bildwiederholspeicher eines datensichtgeraetes
DE68925771T2 (de) Emulatorsystem für eine Anzeige
DE3750003T2 (de) Vorrichtung zur Anzeigesteuerung mit verbesserter Attribut-Funktion.
DE19724716A1 (de) Synchrone serielle Datenübertragungseinrichtung
DE69217775T2 (de) Laufbildmechanismus für eine Flüssigkristall-Anzeige
DE3026100A1 (de) Digitale rechenvorrichtung
DE69708531T2 (de) Detektor für ein vertikales Synchronisationssignal
DE19609520C2 (de) Schutzvorrichtung für eine integrierte Monitor-Vertikalablenkschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee