DE10102871C2

DE10102871C2 - Halbleiterbauelement zum Anschluß an ein Testsystem sowie Testsystem mit dem Halbleiterbauelement

Info

Publication number: DE10102871C2
Application number: DE10102871A
Authority: DE
Inventors: Robert Kaiser; Florian Schamberger; Helmut Schneider
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-01-23
Filing date: 2001-01-23
Publication date: 2003-03-06
Anticipated expiration: 2021-01-24
Also published as: US20020097616A1; DE10102871A1; US6800817B2

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement zum Anschluß an ein Testsystem sowie ein Testsystem mit dem Halbleiterbauelement.

Zur Bereitstellung von Funktionstests bei Halbleiterchips, beispielsweise Massenspeicher-Chips, ist es üblich, Selbst test-Schaltungen in den Chip zu integrieren (BIST, Built In Self Test).

In einer Testumgebung können mit einer Testvorrichtung, wel che mit dem zu testenden Chip (DUT, Device Under Test) ver bunden ist, über mehrere Anschluß-Pads oder Anschluß-Pins Taktsignale, Datensignale, Adressen sowie Kommandos zu dem zu testenden Chip übertragen werden. Hierfür ist es bisher üb lich, Daten, Kommandos sowie Adressen parallel in das DUT zu übertragen. Damit ist jedoch der Nachteil verbunden, daß vie le Uns oder Anschlußbeinchen am Chip erforderlich sind, um Selbsttests durchführen zu können.

In dem Dokument EP 0604188 A2 ist eine Taktrückgewinnungs schaltung zur Verarbeitung eines NRZ (non return to zero)- Signals angegeben. Dieses wird sowohl der eigentlichen Tak trückgewinnungseinheit als auch einem Schieberegister zuge führt, welches mit dem rückgewonnenen Takt angesteuert wird. Die Taktrückgewinnungseinheit umfaßt zwei Oszillatoren, einen Multiplexer und einen Phasenregelkreis.

Das Dokument "IEEE Standard Test Access Port and Boundary- Scan Architecture", IEEE Standard 1149.1-1990, New York, 1990, Seiten 3-1 bis 3-7, Seiten 41 bis 4-3, Seiten 7-20 bis 7-23, Seiten 8-1 bis 8-2, zeigt einen integrierten Schalt kreis mit einem Testeingang. Dieser umfaßt separate Anschlüsse zur Zuführung eines Taktsignals und eines Betriebart- Wahlsignals sowie einen Datenein- und -ausgang.

Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbau element zum Anschluß an ein Testsystem sowie ein Testsystem mit dem Halbleiterbauelement anzugeben, bei dem die zur Durchführung von Selbsttests erforderliche Anzahl von An schlußbeinchen oder Pins am Halbleiterbauelement reduziert ist.

Erfindungsgemäß wird die Aufgabe mit einem Halbleiterbauele ment zum Anschluß an ein Testsystem gelöst, aufweisend

- zumindest einen Anschluß am Halbleiterbauelement zum Zufüh ren eines externen Taktsignals mit moduliertem Tastverhält nis,
- eine Taktrückgewinnungsschaltung mit einem Eingang, der mit dem zumindest einen Anschluß am Halbleiterbauelement verbun den ist und mit einem Ausgang, an dem ein periodisches Takt signal mit der Frequenz des extern zugeführten Taktsignals mit moduliertem Tastverhältnis abgegeben wird,
- ein Schieberegister mit einem seriellen Dateneingang, der mit dem zumindest einen Anschluß am Halbleiterbauelement ver bunden ist und mit einem Takteingang, der mit dem Ausgang der Taktrückgewinnungsschaltung verbunden ist, und einen Decoder, der an einen parallelen Datenausgang des Schieberegisters zum parallelen Auslesen desselben angeschlossen ist und einen Da tenausgang, einen Adressenausgang und einen Kommandoausgang aufweist.

Das beschriebene Halbleiterbauelement weist zur Durchführung von Selbsttests lediglich ein Anschlußbeinchen oder Pin oder Anschluß-Pad auf, an dem das modulierte Taktsignal zuführbar ist. Mit diesem modulierten Taktsignal kann einerseits der für die Testfunktionen erforderliche Referenztakt übermittelt werden, andererseits können seriell Daten, Adressen sowie Kommandos für ein Selbsttest-Programm im Halbleiterbauelement übermittelt werden.

Damit der zumindest eine Anschluß am Halbleiterbauelement ne ben einem Testbetrieb auch für einen Normalbetrieb des Halb leiterbauelements nutzbar ist, kann ein Umschalter oder Mul tiplexer zur Kopplung von Schieberegister-Eingang und Takt rückgewinnungsschaltungs-Eingang mit dem externen Anschluß am Halbleiterbauelement vorgesehen sein, an den weiterhin ein Schaltungsteil zum Durchführen eines Normalbetriebs im Halb leiterbauelement angeschlossen sein kann.

Die Taktrückgewinnungsschaltung im Halbleiterbauelement er möglicht die Rückgewinnung eines periodischen Taktsignals aus dem modulierten Taktsignal. Das Schieberegister wird mit die sem rückgewonnenen, periodischen Taktsignal an einem Taktein gang angesteuert, so daß, durch zeitrichtige Abtastung des modulierten Taktsignals beispielsweise mit der fallenden Flanke des rückgewonnenen Taktsignals, eine Demodulation ei nes Datensignals aus dem modulierten Taktsignal im Schiebere gister bereitgestellt ist.

Unter einem Taktsignal wird ein periodisches Signal verstan den, beispielsweise ein Rechtecksignal mit symmetrischem Tastverhältnis, das heißt einem Duty-Cycle von beispielsweise 50 Prozent. Dies bedeutet, daß 50% der Taktperiodendauer des Taktsignals gleich der Dauer eines High-Pegels im Taktsignal ist. Der zeitliche Verlauf eines Taktsignals ist demnach zu jedem beliebigen Zeitpunkt determiniert.

Unter einem Datensignal wird ein Signal mit a priori nicht be kanntem Signalverlauf verstanden. Ein Datensignal ist folg lich üblicherweise kein periodisches Signal.

Unter der Frequenzgleichheit von periodischem Taktsignal und moduliertem Taktsignal ist die Gleichheit der Periodendauern der beiden Signale verstanden.

Die Übertragung von Daten, Adressen oder Kommandos mit dem modulierten Taktsignal kann paketweise erfolgen. Hierbei kann jedes Paket als zusätzliche Information enthalten, ob die im Paket gesendeten Informationen Daten, Adressen oder Kommandos sind. Im Halbleiterbauelement kann in einer Testschaltung ein Decoder vorgesehen sein, der die entsprechend gekennzeichne ten Paketinformationen decodiert. Mit dem vorliegenden Halb leiterbauelement können auch lange Datensequenzen, beispiels weise verschiedene Programme zur Durchführung eines BIST, Built In Self Test, in das Halbleiterbauelement geladen wer den. Weiter sind Kosten mit vorliegendem Halbleiterbauelement eingespart, da lediglich ein Pin oder Anschluß am Halbleiter- Bauelement in einer Testumgebung zu kontaktieren ist. Zudem ist es somit möglich, die Anzahl der gleichzeitig mit einer Testvorrichtung prüfbaren Halbleiterbauelemente durch einen höheren Parallelisierungsgrad zu steigern und Zeit und Kosten einzusparen. Dies ist insbesondere bei Massenherstellungsver fahren mit großen Stückzahlen, wie sie in der Chip- Herstellung üblich sind, vorteilhaft.

In einer bevorzugten Ausführungsform der vorliegenden Erfin dung ist das Halbleiterbauelement ein Massenspeicher-Chip. In Massenspeicher-Chips ist, beispielsweise zur Überprüfung der Speicherzellen auf Fehler, eine einfach realisierbare Testum gebung oder ein Testsystem besonders vorteilhaft.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist das Halbleiter-Bauelement ein DRAM, Dynamic Random Access Memory, mit einem Speicherplatz größer oder gleich 64 Megabit. Das Halbleiter-Bauelement kann jedoch auch einen geringeren Speicherplatz als 64 MBit aufweisen.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist das periodische Taktsignal ein Rechtecksi gnal mit einem symmetrischen Tastverhältnis von 50%. Das Tastverhältnis wird auch als Duty-Cycle bezeichnet. Ein Tast verhältnis von 50% bedeutet, daß innerhalb einer Taktperiode die Zeitdauer eines logischen High-Pegels gleich der Zeitdau er eines logischen Low-Pegels gleich der halben Periodendauer des Taktsignals ist. Ein Tastverhältnis von 50% ist zwar be sonders vorteilhaft, es liegt jedoch auch ein Halbleiterbau element zum Betrieb mit einem anderen Tastverhältniss als 50% im Rahmen der Erfindung.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist das Schieberegister ein 4-Bit-Schieberegi ster. Die 4 Bit Speicherplatz des Schieberegisters werden da bei, gesteuert vom regenerierten Taktsignal, bitweise seriell in das Schieberegister eingelesen. In einer weiteren, bevor zugten Ausführungsform der vorliegenden Erfindung ist der Takteingang des Schieberegisters ein den Dateneingang des Schieberegisters auf die abfallende Flanke triggernder Ein gang. Hierdurch sind jeweils periodisch wiederkehrende Bewer te-Zeitpunkte bezüglich des modulierten Taktsignals festge legt, zu denen jeweils das modulierte Taktsignal abgetastet und hierdurch in einfacher Weise ein Datensignal, mit dem das Taktsignal moduliert ist, rückgewonnen werden kann.

Je nach Anwendungsfall können auch deutlich größere Schiebe register als 4-Bit-Schieberegister vorteilhaft eingesetzt sein, beispielsweise dann, wenn Adressen, wie Zeilen- und/oder Spaltenadressen, für einen Speicher-Chip abgelegt werden sollen.

In einer weiteren, bevorzugten Ausführungsform der Erfindung weist das Schieberegister einen parallelen Datenausgang zum parallelen Auslesen des Schieberegisters auf. Hierdurch ist eine parallele Weiterverarbeitung des rückgewonnenen Datensi gnals, welches beispielsweise Daten, Adressen oder Kommandos aufweist, möglich.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist ein Decoder an dem parallelen Datenausgang des Schieberegisters angeschlossen, mit einem Datenausgang, einem Adressenausgang und einem Kommandoausgang. Zur Bereit stellung von BIST-Funktionen oder Programmen kann der Decoder das parallel eingelesene Datensignal decodieren und die mit dem modulierten Taktsignal übertragenen Informationen in die übertragenen Daten, Adressen oder Kommandos auftrennen.

Gemäß der vorliegenden Erfindung ist außerdem ein Testsystem mit einer Testvorrichtung zum Testen des Halbleiterbauelemen tes vorgesehen, mit einem Ausgang, der mit dem zumindest ei nen Anschluß des Halbleiterbauelementes verbunden ist und an dem das Taktsignal mit moduliertem Tastverhältnis ableitbar ist. Die Testvorrichtung kann beispielsweise Datenpakete mit Daten, Adressen oder Kommandos an ihrem Ausgang bereitstel len. Testvorrichtungen haben üblicherweise nur eine begrenzte Anzahl programmierbarer Anschlüsse zum Anschluß von Halblei terbauelementen. Mit dem beschriebenen Testsystem ist es mög lich, mehr Halbleiterbauelemente als zuvor gleichzeitig te sten zu können, da jedes zu testende Halbleiterbauelement le diglich einen zu kontaktierenden Anschluß aufweist, über den Takt- und Datensignale, wie beschrieben, übertragbar sind.

Weitere Einzelheiten der Erfindung sind Gegenstand der Un teransprüche.

Die Erfindung wird nachfolgend an einem Ausführungsbeispiel anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein erstes Ausführungsbeispiel der Erfindung anhand eines Blockschaltbildes, und

Fig. 2 beispielhafte Signalverläufe ausgewählter Signale am Blockschaltbild gemäß Fig. 1.

Fig. 1 zeigt ein Testsystem mit einer Testvorrichtung 1 so wie einem Halbleiterbauelement 2. Die Testvorrichtung weist einen Ausgang 11 auf, welcher an einen Eingangs-Anschluß 21 des Halbleiterbauelementes 2 zur Zuführung eines modulierten Taktsignals verbunden ist. Das modulierte Taktsignal ist da bei mit A bezeichnet und weist ein mit einem Datensignal mo duliertes Tastverhältnis auf.

Das Halbleiterbauelement 2 umfaßt weiterhin eine Taktrückge winnungsschaltung 3 sowie ein Schieberegister 4, welche je weils eingangsseitig mit dem Anschluß 21 zum Zuführen des mo dulierten Taktsignals A verbunden sind. Die Taktrückgewin nungsschaltung 3 weist hierfür einen Eingang 31 auf, sowie einen Ausgang 32, an dem ein aus dem modulierten Taktsignal A rückgewonnenes, periodisches Taktsignal B ableitbar ist. Das rückgewonnene Taktsignal B, welches periodisch ist und einen symmetrischen Duty-Cycle von 50% aufweist, welcher in jeder Taktperiode gleich ist, hat dabei die gleiche Frequenz wie das modulierte Taktsignal A.

Das Schieberegister 4 weist einen Dateneingang 41 auf, der ebenso wie der Eingang 31 der Taktrückgewinnungsschaltung 3 mit dem Anschluß 21 des Halbleiterbauelementes 2 verbunden ist. Zudem weist das Schieberegister 4 einen Takteingang 42 auf, der mit dem Ausgang 32 der Taktrückgewinnungsschaltung zur Übertragung des periodischen Taktsignals B verbunden ist. Der Takteingang 42 ist dabei ein auf die abfallende Flanke des periodischen Taktsignals B triggernder Takteingang. Das Triggern auf die fallende Flanke eines periodischen Taktsi gnals kann schaltungstechnisch beispielsweise mit einem Transmission Gate realisiert sein.

In Schieberegister 4 werden demnach mit den Impulsen des Taktsignals seriell und bitweise Bits des Datensignals, mit dem das modulierte Taktsignal A moduliert ist, eingelesen.

Das Schieberegister 4 weist einen parallelen Datenausgang 43 auf, der mit einem Decoder 5 zur Übertragung des Datensignals gekoppelt ist. Das Datensignal kann als Information bei spielsweise Daten, Kommandos oder Adressen zum Programmieren eines BIST, Built In Self Test, im Halbleiterbauelement 2 aufweisen. Der Decoder 5 weist drei Ausgänge 51, 52, 53 auf, von denen der Ausgang 51 ein Datenausgang, der Ausgang 52 ein Adreßausgang und der Ausgang 53 ein Kommandoausgang ist.

Das beschriebene Testsystem ist mit einfachen schaltungstech nischen Mitteln realisierbar und ermöglicht die Übertragung von zur Realisierung von BIST in Speicherchips erforderlichen Signalen über lediglich einen Anschlußkontakt. Der zum Testen von Speicherchips erforderliche Zeit- und Kostenaufwand läßt sich somit deutlich verringern.

Fig. 2 zeigt beispielhafte Signalverläufe des modulierten Taktsignals A, des rückgewonnenen, periodischen Taktsignals B sowie des Datensignals C gemäß dem Testsystem von Fig. 1. Man erkennt, daß das Taktsignal A zwar eine periodische Fre quenz, das heißt eine konstante Periodendauer aufweist, daß jedoch das Tastverhältnis, das heißt der Duty-Cycle des Takt signals, moduliert ist. Die Abstände zwischen den ansteigen den Flanken des Taktsignals A sind stets gleich. Das periodi sche Taktsignal B weist ebenfalls eine stets gleiche Frequenz auf, das heißt jeweils gleiche Periodendauern. Zudem weist Taktsignal B jedoch ein symmetrisches Tastverhältnis von 50% auf, so daß die Dauer eines logischen High-Pegels im Taktsi gnal B stets gleich dem darauffolgenden, logischen Null-Pegel des Taktsignals B ist. Anders ausgedrückt, weist das Taktsi gnal B ein Zeitverhältnis von logischer 1 zu Gesamtdauer der Taktperiode von 50% auf. Wird nun das modulierte Taktsignal A jeweils zur Zeit der abfallenden Flanke des periodischen Taktsignals B abgetastet, so kann in einfacher Weise das übertragene Datensignal C rückgewonnen werden. Im Beispiel gemäß Fig. 2 wird eine Bitsequenz übertragen, welche 0100101 lautet.

Das vorliegende Testsystem ermöglicht in einfacher Weise eine Übertragung sowohl eines Taktsignals als auch von Daten, Pro gramm- oder Adreßinformationen über nur ein Anschlußpin eines Halbleiterbauelements. Dies ist besonders bei Anwendung des Testsystems in Massenspeicher-Chips vorteilhaft.

Bezugszeichenliste

1

Testvorrichtung

2

Halbleiterbauelement

3

Taktrückgewinnungsschaltung

4

Schieberegister

5

Decoder

11

Ausgang

21

Anschluß

31

Eingang

32

Ausgang

41

Dateneingang

42

Takteingang

43

Ausgang

51

Datenausgang

52

Adreßausgang

53

Kommandoausgang
A moduliertes Taktsignal
B periodisches Taktsignal
C Datensignal

Claims

1. Halbleiterbauelement (2) zum Anschluß an ein Testsy stem (1), aufweisend
zumindest einen Anschluß (21) am Halbleiterbauelement (2) zum Zuführen eines externen Taktsignals mit moduliertem Tastverhältnis (A),
eine Taktrückgewinnungsschaltung (3) mit einem Ein gang (31), der mit dem zumindest einen Anschluß (21) am Halb leiterbauelement (2) verbunden ist und mit einem Aus gang (32), an dem ein periodisches Taktsignal (B) mit der Frequenz des extern zugeführten Taktsignals mit moduliertem Tastverhältnis (A) abgegeben wird,
ein Schieberegister (4) mit einem seriellen Datenein gang (41), der mit dem zumindest einen Anschluß (21) am Halb leiterbauelement (2) verbunden ist und mit einem Taktein gang (42), der mit dem Ausgang (32) der Taktrückgewinnungs schaltung (3) verbunden ist, und
einen Decoder (5), der an einen parallelen Datenausgang (43) des Schieberegisters (4) zum parallelen Auslesen dessel ben angeschlossen ist und einen Datenausgang (51), einen Adressenausgang (52) und einen Kommandoausgang (53) aufweist.

2. Halbleiterbauelement (2) nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleiterbauelement (2) ein Massenspeicher-Chip ist.

3. Halbleiterbauelement (2) nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleiterbauelement (2) ein DRAM, Dynamic Random Access Memory mit einem Speicherplatz größer oder gleich 64 Megabit ist.

4. Halbleiterbauelement (2) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das periodische Taktsignal (B) ein Rechtecksignal mit einem symmetrischen Tastverhältnis von 50% ist.

5. Halbleiterbauelement (2) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Schieberegister (4) ein 4-Bit-Schieberegister ist.

6. Halbleiterbauelement (2) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Takteingang (42) des Schieberegisters (4) ein den Daten eingang (41) des Schieberegisters (4) auf die abfallende Flanke eines am Takteingang anliegenden Taktsignals (B) trig gernder Eingang ist.

7. Testsystem mit zumindest einem Halbleiterbauelement (2), aufweisend
zumindest einen Anschluß (21) am Halbleiterbauelement (2) zum Zuführen eines externen Taktsignals mit moduliertem Tastverhältnis (A),
eine Taktrückgewinnungsschaltung (3) mit einem Ein gang (31), der mit dem zumindest einen Anschluß (21) am Halb leiterbauelement (2) verbunden ist und mit einem Aus gang (32), an dem ein periodisches Taktsignal (B) mit der Frequenz des extern zugeführten Taktsignals mit moduliertem Tastverhältnis (A) abgegeben wird,
ein Schieberegister (4) mit einem seriellen Datenein gang (41), der mit dem zumindest einen Anschluß (21) am Halb leiterbauelement (2) verbunden ist und mit einem Taktein gang (42), der mit dem Ausgang (32) der Taktrückgewinnungs schaltung (3) verbunden ist, sowie
eine Testvorrichtung (1) zum Testen des Halbleiterbauele ments (2), mit einem Ausgang (11), der mit dem zumindest ei nen Anschluß (21) des zumindest einen Halbleiterbauelements (2) verbunden ist und an dem das Taktsignal mit moduliertem Tastverhältnis (A) abgegeben wird.