SU1285572A1 - Формирователь импульсов - Google Patents
Формирователь импульсов Download PDFInfo
- Publication number
- SU1285572A1 SU1285572A1 SU853897208A SU3897208A SU1285572A1 SU 1285572 A1 SU1285572 A1 SU 1285572A1 SU 853897208 A SU853897208 A SU 853897208A SU 3897208 A SU3897208 A SU 3897208A SU 1285572 A1 SU1285572 A1 SU 1285572A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- comparator
- outputs
- inputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Изобретение предназначено дл формировани импульсов с р гулируе- мой длительностью. Цель изобретени - расширение функциональных возможностей формировател . Формирователь импульсов содержит импульсный времпзадающий мост 1, компаратор 6 напр жени , состо щий из дифференциального усилител 7, элемента ИЛИ 8 и инвертора 9, регистры 17 и 18. Введение одновибраторов 15 и 16, элемента ИЛИ 22, содержащего п одно- входовых инверторов и один п-входо- вой элемент И-НЕ, дифроаналогового преобразовател 24 и образование новых функциональных св зей расщир ют диапазон изменени длительности вы- . ходньгк импульсов. 1 ил.
Description
ю
00 О1 СП
к
Изобретение относитс к импульсной технике и предназначено дл формировани импульсов с регулируемой длительностью
Цель изобретени - расширение функциональных возможностей формировател путем расширени диапазона изменени длительности выходных импульсов .
На чертеже представлена функциональна схема формировател импульсов ,
Формирователь импульсов содержи импульсный врем задающий мост 1, выполненный на конденсаторе 2 и резисторах 3-5, компаратор 6 напр жени , состо щий из дифференциального усилител 7, элемента ИЛИ 8, инвертора 9, резистора 10. Входы 11 и 2 сравнени компаратора напр жени соединены с выходной диагональю моста I, пр мой 13 и инверсный 14 выходы компаратора через последовательно соединенные одновиб- раторы 15 и 16 подключены к входам сброса соответствующих параллельных регистров 17 и 18, входы которых соединены с ишной 19 запуска, а выходы - с выходными шинами 20 и 21 формировател . Кроме того, выходы регистра 17 соединены с входами логического элемента ИЛИ 22, содержащего п одновходовых инверторов и один п-входовой элемент И-НЕ, причем импульсы с п одновходовых инверторов поступают на шину 23 инверсного выхода формировател , Цифроанало говый преобразователь (ЦАП) 24 по своему входу соединен с шиной 25 управлени , а по выходу - с нижней точкой 26 входной диагонали моста 1 Устройство работает следующим образом .
В исходном состо нии на шине 19 запуска устройства, на информационных выходах регистров 17 и 18, на выходах одновибраторов 15 и 16 и на выходе дифференциального усилител присутствуют сигналы логического нул . Конденсатор 2 зар жаетс до величины напр жени
и и°+и„р„,
где и° - величина напр жени логического нул на выходе логического элемента 22; и jj - напр жение, формируемое ЦАП.
Величина напр жени , формируема ЦАП в диaпaзo e величин напр жени от логического нул до логической единицы, может задаватьс при помо- щи кодового переключател или ЭВМ в цифровом коде по пгине 25 управлени .
Таким образом, измен величину напр жени ЦАП, можно измен ть вели- чину начального напр жени на вре- м задающем конденсаторе 2 и тем самым измен ть длительность формируемого импульса в цироком диапазоне
с дискретностью, определ емой НАЛ.
5
С приходом импульса запуска, равного логической единице, на шину 19 запуска информаци , с шины 1 9 запуска записываетс в регистры 17 и 18 и по вл етс на их информационных вы- ходных шинах 20, 21 и 23, а также на выходе элемента ИЛИ 22 в виде сигнала логической единицы, который зар жает конденсатор 2 через резистор 3. Как только величина напр жени на конденсаторе 2 достигает значени и , определ емого коэффициентом передачи делител на резисторах 4, 5 и 10, на выходе дифференциального усилител по вл етс сигнал логической единицы. Импульс логической единицы, вырабатываемьй одновиб- ратором 15 по положительному фронту сигнала логической единицы с выхода компаратора, поступает на вход
35 сброса регистра 17 и устанавливает его в исходное (нулевое) состо ние, . Одновременно на выходе элемента 22 формируетс сигнал логического нул . На этом формирование импульса на ши40 нах 20 и 23 и зар д конденсатора 2 заканчиваютс . Состо ние регистра 18 при этом не измен етс и на его шине 21 продолжаетс формирование импульса. После того, как на выходе
45 элемента 22 установилс сигнал логического нул , конденсатор 2 начинает разр жатт.с и при достижении напр жени и, определ емого коэффици- ентом передачи резисторбв 4, 5 и
50 10 дифференциальный усилитель переключаетс в первоначальное (нулевое ) состо ние. Импульс логической единицы, вырабатываемый однозибра- тором 16 по переднему фронту сигна55 па логической единицы с выхода инвертора 9, поступает на вход сброса регистра 18 и обнул ет его, формирование импульса по- шине 21 заканчиваетс . После восстановлени ис0
312855
ходного зар да на конденсаторе 2 рабочий цикл формировател заканчиваетс и он переходит в ждущий режим .
5 Изменение длительности импульсов
формировател осуществл етс дискретно при помощи ЦАП с тагом, определ емым разр дностью ЦАП в диапазоне:
на шине 20 от t RCln
2
t%RCln - ; I-m
на шине 21 от t.RCln
3 .
о 2 с 1 , )
до t.Rcin b--jfT:fs;7
R5
,
R4//R5 R477R5+RTO
R4
3 R +R577R i 0
Таким образом, формирователь импульсов формирует совпадающие по фронту импульсы различной длительности на разных выходах: с выхода первого регистра формируютс пр мой и инверсный импульсы, длительность которых определ етс процессом зар да конденсатора, а на выходе второго регистра - процессом разр да конденсатора, а также позвол ет измен ть величину длительности указанных импульсов в зависимости от величины вьжодного напр жени ЦАП управл емого оператором при помощи кодового переключател или ЭВМ.
Claims (1)
- Формула изор е т е н иФормирователь импульсов, содержащий компаратор напр жени , состо5505050724шпй из дифференциального усилител , логического элемента ИПН, выход которого вл етс источником питани дл дифференциального усилител , инвертора , включенного между выходом дифференциального усилител и инверсным выходом компаратора, и резистора , включенного между инвертирующим входом дифференциального усилител и выходом элемента ИЛИ, два п-разр д- ных параллельных регистра, информационные входы которых поразр дно объединены и соединены с тинами запуска формировател импульсов, им- пульслый врем задающий мост на трех резисторах и конденсаторе, выходна диагональ которого включена между - входами сравнени компаратора, о т- личающийс тем, что, с целью расширени функциональных F ;з- можностей формировател путем расширени диапазона изменени длительности выходных импульсов, в него дополнительно введены цифроаналого- вый преобразователь, два одновибратора , логический элемент ИЛИ, состо щий из п одновходовых инверторов и одного п-входового элемента И-НЕ, входы которого соединены с выходами одновходовых инверторов, при этом входна диагональ врем задакщего моста включена между выходом цифроана логового преобразовател и логического элемента ИЛИ, а между пр мыми и инверсным выходами компаратора и входами сброса регистров включены одновибраторы, выходы первого регистра поразр дно соединены с входами элемента ИЛИ и с первой выходной шиной формировател , втора и треть выходные шины формировател соединены с выходами второго регистра и инверсными выходами одновходовых инверторов элемента ИЛИ соответственно.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853897208A SU1285572A1 (ru) | 1985-05-17 | 1985-05-17 | Формирователь импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853897208A SU1285572A1 (ru) | 1985-05-17 | 1985-05-17 | Формирователь импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1285572A1 true SU1285572A1 (ru) | 1987-01-23 |
Family
ID=21177872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853897208A SU1285572A1 (ru) | 1985-05-17 | 1985-05-17 | Формирователь импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1285572A1 (ru) |
-
1985
- 1985-05-17 SU SU853897208A patent/SU1285572A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 425312, кл. Н 03 К 3/26, 1972. Авторское свидетельство СССР № 1116538, кл. Н 03 К 3/284, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970067266A (ko) | 위상 에러 신호 발생기 | |
SU1285572A1 (ru) | Формирователь импульсов | |
US3426218A (en) | Pulse generator employing two sequentially gated monostable multivibrators and delay circuit | |
US4565934A (en) | Dynamic clocking system using six clocks to achieve six delays | |
JPH0832428A (ja) | リセット回路 | |
SU1077051A1 (ru) | Распределитель | |
JPS6056332B2 (ja) | A−d変換回路 | |
JP2658112B2 (ja) | 単安定マルチバイブレータ回路 | |
SU980256A1 (ru) | Одновибратор | |
SU481133A1 (ru) | Преобразователь тока в частоту следовани импульсов | |
SU1083349A1 (ru) | Формирователь импульсов | |
SU790232A1 (ru) | Устройство дл преобразовани частот импульсных последовательностей | |
SU1116538A1 (ru) | Формирователь импульсов | |
SU790223A1 (ru) | Устройство задани выдержек времени | |
SU750717A1 (ru) | Преобразователь импульсов | |
SU1670775A1 (ru) | Устройство дл формировани серии импульсов | |
SU764108A1 (ru) | Формирователь импульсов | |
SU1138928A1 (ru) | Одновибратор | |
SU1288722A1 (ru) | Устройство дл определени приращений аналогового сигнала | |
SU847330A1 (ru) | Интегратор | |
SU824415A1 (ru) | Генератор пачек импульсов | |
SU1448398A1 (ru) | Генератор импульсной последовательности | |
SU817992A1 (ru) | Устройство дл задержки импульсов | |
SU705660A1 (ru) | Формирователь импульсов малой длительности по переднему и заднему фронтам входного импульса | |
SU1334355A1 (ru) | Фазовый дискриминатор |