SU1465791A1 - Измеритель отношени двух сигналов - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано в схемах спектрофотометров и спектрометров . Цель изобретени  - расширение области применени  устройства. Измеритель содержит интеграторы 6 и 19, ключи 3 и 14, разр дные ключи 4 и 10, линию 20 задержки, источник 5 опорного напр жени , RS-триггер 1 и компаратор 7. Введение генератора 15 тока, резисторов 16 и 18, инвертора 11, элемента ЗИ 12, компаратора 9 и образование новых функциональных св зей обеспечивает измерение отношени  двух сигналов в степени, не кратной целому числу. В устройстве предусмотрена возможность выполнени  интеграторов 6 и 19 на конденсаторах . 1 з.п. ф-лы, 2 ил. о 3 ЩЕ О СП СО Ф(г./

Description

Изобретение относитс  к радиотехнике и может быть использовано в схемах спектрофотометров и спектрометров .

Цель изобретени  - расширение области применени  за счет обеспечени  измерени ; отношени  сигналов в степени, не кратной целому числу.

На фиг. 1 представлена функциональна  схема измерител ; на фиг. 2 - временна  диаграмма, по сн юща  работу измерител .

Измеритель отношени  двух сигналов

10

Управл ющий сигнал 1 на ключах 3, 4, 10, 14 соответствует замкнутому состо нию ключей, а О - разомкнутому .

До прихода синхроимпульса RS-триг- гер 1 находитс  в нулевом состо нии, т.е. на инверсном его выходе - состо ние 1. При атом ключи 3, 4, 10 замкнуты, а ключ 14 разомкнут. Напр жение на конденсаторе 21 интегратора 6 равно напр жению источника 5 напр жени  () а напр жение на конденсаторе 22 интегратора 19 равно нулю.

содержит. RS-триггер 1, S-вход которо-jt так как она закорочен ключом 4. Слего подключен к входу 2 синхронизадаи, :инверсный выход подключен к управл ющему входу первого ключа 3, а также К управл ющему входу первого разр дного ключа 4. Источник 5 опорного 20 напр жени  через первьй ключ 3 соединен с первым выводом первого интегратора 6, неинверсным входом первого компаратора 7, инверсный вход которого подключен к общей шине. Первый 25 .вход 8 устройства подключен к неинверсному входу второго компаратора 9, выход которого соединен с управл ю- «цим входом второго разр дного ключа lU, а через инвертор 11 - с первым входом логического элемента ЗИ 12, Второй вход последнего соединен с выходом первого компаратора 7 и первым К-входом RS-триггера 1, а выход нв- л етс  выходом 13 устройства, а третий вход соединен с управл ющим входом второго ключа 14 и неинверсньм выходом RS-триггера 1. Генератор 15 тока через первый резистор 16 соединен с неинверсным входом первого д компаратод)а 7, а через второй разр д- ньй ключ 10 - с общей шиной. Второй вход 17 устройства через последоваг. тельно соединенные второй ключ 14 и

довательно, параторов 7

выходные состо ни  ком- и 9 - 1, а на выходе 13 устройства - состо ние О.

После прихода синхроимпульса на вход 2 устройства (фиг. 2) RS-триггер 1 устанавливаетс  в 1, а следовательно , ключи 3 и 4 размыкаютс  и начинаетс  процесс интегрировани . Напр жение на конденсаторах 22 (и. г Р и 21 (Viti будут иметь вид

.

и

СЧЧ

Uo(1-e

),

и

сг

и

Ь(И,Сг,

оп«

30

где R и R

и

35

значени  сопротивлени  резисторов 16 и 18 соответственно; и С, - значени  емкости конденсаторов 21 и 22 соответственноJ t - текущее врем --, и 1 и и - значение напр жений

входных сигналов, пос тупающих на первый 8 и второй 17 входы устройства.

Б момент Т, (фиг. 2) напр жение Uj. становитс  равным и-((Ui должно

второй резистор 18 подключен к перво-д-. быть меньше U) , а следовательно

. f ,, f VT у«

му ВЫВОДУ второго интегратора 19 входу первого разр дного, ключа 4 и инверсному входу, второго компаратора 9. Вторые выводы интеграторов 6 и 19 подключены к общей шине. Выход первого разр дного ключа 4 соединен с общей шиной. Второй R-вход RS-триггера 1 через линию 20 задержки подключен к входу 2 синхронизации устройства . Причем интеграторы 6 и 19 выполнены на конденсаторах 21 и 22 соответственно.

Измеритель работает следукш{им образом .

50

и саа U Cl-e- - RiC ,i) 0,. Отсюда

Т,- Т 5. ().(1)

и 1

В этот момент времени напр жение на конденсаторе 21 равно

и

сг-1

и e ° /R С

ог, ,

55

Подставив сюда выражение (1) и сде лав равными С С , получают

. .иг-и,. ,

исц- --п-Ji 1/ 1 и

Управл ющий сигнал 1 на ключах 3, 4, 10, 14 соответствует замкнутому состо нию ключей, а О - разомкнутому .

До прихода синхроимпульса RS-триг- гер 1 находитс  в нулевом состо нии, т.е. на инверсном его выходе - состо ние 1. При атом ключи 3, 4, 10 замкнуты, а ключ 14 разомкнут. Напр жение на конденсаторе 21 интегратора 6 равно напр жению источника 5 напр жени  () а напр жение на конденсаторе 22 интегратора 19 равно нулю.

довательно, параторов 7

выходные состо ни  ком- и 9 - 1, а на выходе 13 устройства - состо ние О.

После прихода синхроимпульса на вход 2 устройства (фиг. 2) RS-тригг 1 устанавливаетс  в 1, а следовательно , ключи 3 и 4 размыкаютс  и начинаетс  процесс интегрировани . Напр жение на конденсаторах 22 (и. г и 21 (Viti будут иметь вид

.

и

СЧЧ

Uo(1-e

),

и

Ь(И,Сг,

оп«

где R и R

и

значени  сопротивлени  резисторов 16 и 18 соответственно; и С, - значени  емкости конденсаторов 21 и 22 соответственноJ t - текущее врем --, и 1 и и - значение напр жений

входных сигналов, поступающих на первый 8 и второй 17 входы устройства.

Б момент Т, (фиг. 2) напр жение Uj. становитс  равным и-((Ui должно

быть меньше U) , а следовательно

быть меньше U) , а следовательно

,, f VT у«

и саа U Cl-e- - RiC ,i) 0,. Отсюда

Т,- Т 5. ().(1),

и 1

В этот момент времени напр жение на конденсаторе 21 равно

и

сг-1

и e ° /R С

ог, ,

Подставив сюда выражение (1) и сделав равными С С , получают

. .иг-и,. ,

исц- --п-Ji 1/ 1 и

В момент Тд состо ние компаратора 9 измен етс  и становитс  О, следовательно , ключ 10 размыкаетс . Fla- чинаетс  процесс линейного разр да емкости конденсатора Cti током генератора 15 тока (i). В момент Tj напр жение на конденсаторе 21 становит равным нулю, следовательно, срабаты- вает компаратор 7 и возвращает RS- триггер 1 в исходное состо ние. В момент между Т,( и Т на выходе устройства состо ние .1. Длительность этого сигнала равна

Т -Т

1л 1,

Ci.Urj,T, .U7-U,., ,„

.4t т ,-()

Если и, U,j, то интервал Т,-Т , стремитс  к со . Дл  этой цели стоит лини  20 задержки, котора  задерживает входной синхроимпульс на врем  максимального преобразовани  и, если компаратор 7 не вернул схему в исходное состо ние, этим сигналом возвращает схему в-исходное состо ние. Если же и, Uj, то RS-триггер 1 на этот сигнал не реагирует, так как два его входа объединены логической функцией ИЛИ (по нул м).

Если заменить резистор 16 или резистор 18 потенциометром, то можно плавно мен ть степень возведени  значени  отношени  входных сигналов.

Claims (2)

1. Измеритель отношени  двух сигналов , содержащий первый и второй инт

теграторы, первый и второй ключи, первый и второй разр дные ключи, линию задержки, источник опорного напр жени , RS-триггер и первый компаратор , причем первьш вывод первого интегратора соединен с выходом перво го ключа и неинвертирующим входом пе вого компаратора, выход которого соединен с первым R-входом RS-триггера, S-вхрд которого подключен к входу синхронизации устройства, а инверс- ный вых,од - к управл ющим входам пер

вого ключа,

вого ключа и первого разр дного ключа , выход которого подключен к общей шине, а вход - к первому выводу второго интегратора, вход второго ключа подключен к второму входу устройства, выход второго разр дного ключа и вторые выводы первого и второго интеграторов подключены к общей шине, о т л и ч а ю щ и и с   тем, что, с целью расширени  области применени  за счет обеспечени  измерени  отношени  двух сигналов в степени, не кратной целому числу, в него введены генера- тор тока, первый и второй резисторы, инвep top, логический элемент ЗИ и

второй компаратор, причем выход генератора тока подключен к первому выводу первого резистора и входу втоРого разр дного ключа, второй вывод первого резистора подключен к первому выводу первого интегратора, неинвертирующий вход второго компаратора подключен к первому входу устройства, инвертирующий подключен к входу первого разр дного ключа и первому вьтоду второго резистора, а выход - к управл ющему входу второго разр дного ключа и входу инвертора, выход которого

соединен с первым входом логического элемента 2И, второй вход которого соединен с выходом первого компаратора, а выход  вл етс  выходом устройства, вход линии задержки подключен к вхоДУ синхронизации устройства, а выход к второму R-входу RS-триггера, пр мой выход которого соединен с третьим входом логического элемента ЗИ и уп- paвл юшJiм входом второго ключа, выход которого соединен с вторым выводом второго резистора, инвертирующий вход первого компаратора подключен к общей шине, выход источника опорного напр жени  подключен к входу пер

вого ключа,

2. Измеритель по п. 1, о т л и - чающийс  тем, что первый и второй интеграторы состо т из первого и второго конденсаторов соответственно .

.

.

To

H

(pae.i