JPH0546350Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、電源電圧の変動に対して過重な負荷
を持つ回路の負荷へ一定時間働くスイツチング回
路に用いられる、準安定レベルのパルスを前記前
段のゲートの入力に加えると、前記後段のゲート
の出力が準安定レベルとなり、一定の時間を経過
すると自動的に前記後段のゲートの出力レベルが
安定レベルとなる単安定マルチバイブレーター回
路に関する。

（従来の技術） 第２図を用いて一従来例の単安定マルチバイブ
レーター回路を、駆動部より説明すると、入力端
子１１はノード６３をラインでNOR回路３１の
入力端子に接続されており、このNOR回路３１
の出力端子はノード６４を持つラインを介して容
量抵抗回路５１に接続され、この容量抵抗回路５
１の他端はノード６５を持つラインを介してイン
バーター回路３２の入力端子に接続されており、
このインバーター回路３２の出力端子はノード６
６を持つラインを介して出力端子２１とNOR回
路３１の入力端子に接続されており、ノード６５
を持つラインにはノード６２を持つラインまで繋
ぐ様に実抵抗回路５２とダイオード４１が並列に
設けられていた。このときの各々のNOR回路３
１、インバーター回路３２の電源は、ノード６１
を持つラインとノード６２を持つラインから供給
されていた。次に本回路の電源は、ノード６１を
持つラインへ直接繋がるグランド端子１２と、ノ
ード６２を持つラインへ直接繋がる電源端子１３
より、NOR回路３１及びインバーター回路３２
へ、電源として供給されていた。

次に、本従来例の回路の入力端子１１に第４図
Ａで示される様な単位ステツプパルスが入力され
た場合を考えると、ノード６４の波形はNOR回
路３１により第４図Ｂで示される様な逆位相の単
位ステツプパルスとなり、ノード６５の波形は容
量抵抗回路５１と実抵抗回路５２との充放電作用
によりパルスが微分化されて第４図Ｃで示した様
な波形となり、ノード６５の波形はインバーター
回路３２により第４図Ｄで示される様なノード６
５の電圧がインバーター回路３２のしきい値電圧
を越える或る一定の時間が来るまで準安定状態が
接続する波形のパルスとなる。この様なノード６
６の波形はそのまま出力端子２１に伝わる。

この働きにより、単安定マルチバイブレーター
は広く遅延回路としてパルス回路に用いられてき
た。

（考案が解決しようとする問題点） しかしながら、この従来例の単安定マルチバイ
ブレーターは、負荷抵抗に対して電源が大きく電
源の電圧降下の起きない無限大母線を電源として
想定したものであつた。

以下、負荷抵抗に対して電源が小さく電源の電
圧降下の起き易い電源７３により本従来例を遅延
回路として駆動させた、例えばスイツチ７４によ
りメロデイーICを駆動させてスピーカーを鳴ら
せる様な負荷抵抗７１，７２をかける第３図の様
な場合の問題点を、以下説明する。

上述の（従来の技術）の中で、ノード６５の電
圧が充電作用により電圧降下を起こし、しきい値
電圧を越して安定状態になると、ノード６６の波
形はインバーター回路３２により第４図Ｄで示さ
れる様に安定状態になる。このときNOR回路３
１は、入力としてノード６６の波形が入る為に、
出力であるノード６４の電圧も安定状態となり、
容量抵抗回路５１を介するノード６５の電圧も一
旦安定状態となる。しかし、このノード６５の電
圧の安定状態へ復帰するにはある程度の時間が必
要であつた。

しかし、負荷抵抗の電源も本例の回路と同じ電
源とする場合、電源の電圧降下が起こり、ノード
６１とノード６２の間の電圧の波形が第４図Ｅの
ようになり、NOR回路３１及びインバーター回
路３２の電源も共用している為に、電源の電圧変
動に連動してしきい値の電圧変動が起る。このし
きい値の電圧変動がノード６５の電圧の安定状態
への復帰より早く大きい場合、インバーター３２
はノード６５の電圧としきい値電圧を比較して準
安定状態と判断して、ノード６６の電圧が準安定
状態となり出力端子２１も再び準安定状態となつ
ていた。

（問題点を解決するための手段） 単安定マルチバイブレーター回路を、NOR回
路よりなる前段のゲートと、インバーター回路よ
りなる後段のゲートと、容量抵抗回路と実抵抗回
路よりなる前記前段及び前記後段の間の微分回路
と、共通電源よりなる単安定マルチバイブレータ
ー回路に於いて、共通電源が電圧降下の起きる電
源であり、後段のゲートの出力から入力へインバ
ーター回路とダイオードよりなる帰還回路を設け
た構成としたものである。

（作用） 出力端子の電圧が準安定状態から安定状態へ変
化するときに、電源電圧の変動があつても、出力
端子の電圧が安定状態から準安定状態へ復帰する
事が無くなる。

（実施例） 本考案の一実施例を第１図を用いて詳細に説明
する。

先ず、入力端子１１はノード６３をラインで
NOR回路３１の入力端子に接続されており、ど
のNOR回路３１の出力端子はノード６４を持つ
ラインを介して容量抵抗回路５１に接続され、こ
の容量抵抗回路５１の他端はノード６５をライン
を介してインバーター回路３２の入力端子に接続
されており、このインバーター回路３２の出力端
子２１とNOR回路３１の入力端子に接続されて
おり、ノード６５を持つラインにはノード６２を
持つラインまで実抵抗回路５２とダイオード４１
を並列に設けた。更にノード６６を持つラインか
らインバーター回路３３の入力へも繋がり、この
インバーター回路３３の出力はノード６７を持つ
ラインを介してダイオード４２へと繋がり、この
ダイオードからの出力はノード６８を持つライン
を介して実抵抗回路５３へと繋がり、この実抵抗
回路５３の他端はノード６５を持つラインへと繋
がる。このときの各々のNOR回路３１、インバ
ーター回路３２，３３の電源はノード６１を持つ
ラインとノード６２を持つラインから供給され
る。次に本回路の電源はノード６１を持つライン
へ直接繋がるグランド端子１２と、ノード６２を
持つラインへ直接繋がる電源端子１３よりNOR
回路３１及びインバーター回路３２，３３へ電源
として供給される。

つぎに、本例の回路の入力端子１１に第４図Ａ
と全く同一の第５図Ａで示される様な単位ステツ
プパルスが入力された場合を考えると、ノード６
４の波形はNOR回路３１により第５図Ｂで示さ
れる様な逆位相の単位ステツプパルスとなり、ノ
ード６５の波形は容量抵抗回路５１と実抵抗回路
５２との充放電作用によりパルスが微分化されて
第５図Ｃで示した様な波形となり、ノード６６の
波形はインバーター回路３２のしきい値電圧を越
すべき或る一定の時間が来るまで準安定状態が接
続するパルスとなる。このときノード６５の電圧
は放電作用により電圧変動を起こし、しきい値電
圧を越して安定状態になると、ノード６６の波形
はインバーター回路３２により第５図Ｄ出示され
る様に安定状態となる。このときNOR回路３１
は、入力端子１１と別の入力としてノード６６の
波形が入る為に、出力であるノード６４の電圧も
安定状態となり、容量抵抗回路５１をノード６５
の電圧も一旦安定状態となる。しかし、このノー
ド６５の電圧の安定状態へ復帰するのには、ある
程度の時間が必要である。しかし、このとき負荷
抵抗の電源も本例の回路と同じ電源とする場合、
電源の電圧変動が起こり、ノード６１とノード６
２の間の電圧波形が第５図Ｅで示される様にな
り、NOR回路３１及びインバータ回路３２の電
源も共用している為に、電源の電圧変動に連動し
てしきい値の電圧変動が起る。

しかし本考案の回路ではインバーター回路３３
の働きによりノード６６の波形がノード６７の波
形に第５図Ｆで表わせる様になり、さらにインバ
ーターを介すとノード６８での波形は第５図Ｇの
様になり、ノード６５への帰還電源となる。この
帰還電源による電圧変動が、このしきい値の電圧
変動より早くて大きい為、一旦安定状態となると
準安定状態へ復帰する事無く安定状態が続く。そ
の他本考案は本考案の要旨を変えない範囲で種々
変形実施可能な事は当然である。

（考案の効果） 本考案により、負荷抵抗に対して電源が小さく
電源の電圧降下の起き易い電源によつても正常に
単安定マルチバイブレーターが駆動する様になつ
た。

【図面の簡単な説明】

第１図は、本考案の一実施例を表わす回路図で
あり、第２図は、従来の実施例を表わす回路図で
あり、第３図は、本考案及び従来例の全体構成を
表わす説明図であり、第４図は、第１図の各ノー
ドの電圧を表わす波形図である、第５図は、第２
図の各ノードの電圧を表わす波形図である。 １１……入力端子、１２……グランド端子、１
３……電源端子、２１……出力端子、３１……
NOR回路、３２，３３……インバーター回路、
４１，４２……ダイオード、５１……容量抵抗回
路、５２，５３……実抵抗回路、６１，６２，６
３，６４，６５，６６，６７，６８……ノード、
７１……負荷抵抗（メロデイーIC）、７２……負
荷抵抗（スピーカー）、７３……電源、７４……
スイツチ、Ｌ……低電圧値、Ｈ……高電圧値、Ｔ
……しきい値。

Claims (1)

【実用新案登録請求の範囲】
1. NOR回路よりなる前段のゲートと、インバー
   ター回路よりなる後段のゲートと、容量抵抗回路
   と実抵抗回路よりなる前記前段及び前記後段の間
   の微分回路と、共通電源よりなり、前記後段の出
   力が前記NOR回路の一方の入力となり、入力端
   子が前記NOR回路の他方の入力となる単安定マ
   ルチバイブレーター回路に於いて、共通電源が電
   圧降下の起きる電源であり、後段のゲートの出力
   から後段のゲートの入力へインバーター回路とダ
   イオードよりなる帰還回路を設けたことを特徴と
   する単安定マルチバイブレーター回路。