SU1223204A1

SU1223204A1 - Пороговое устройство Ларионова

Info

Publication number: SU1223204A1
Application number: SU843724355A
Authority: SU
Inventors: Олег Иванович Ларионов
Original assignee: Специальное Конструкторское Бюро "Титан"
Priority date: 1984-04-10
Filing date: 1984-04-10
Publication date: 1986-04-07

Abstract

Изобретение относитс к импульсной технике. Может использоватьс в устройствах зар да накопительных конденсаторов импульсных источников света, в вычислительной технике, например, в качестве нуль-органа в преобразовател х напр жение - код. Цель изобретени - повышение чувствительности , снижение минимальной скорости нарастани (спада) напр жени на выходе устройства и повышение быстродействи . Дл достижени поставленной целн в устройство введены два транзистора 9 и 10, логический элемент НЕ И. Устройство содержит дифференциальные усилители 1 и 2 на транзисторах 3 и 4, источник 8 опорного напр жени , резисторы 5-7. 1 ил. ю 1C со |С

Description

Изобретение относитс к импульсной технике и автоматике, например, может быть использовано в .устройствах зар да накопительных конденсаторов импульсных источников света, а также в вычислительной технике , например, в качестве нуль-органа в преобразовател х напр жение - код.

Целью изобретени вл етс увеличение чувствительности, уменьшение минимальной скорости нарастани (спада) напр жени на входе порогового устройства и увеличение быстродействи .

На чертеже представлена принципиальна электрическа схема порогового устройства Ларионова.

Пороговое устройство Ларионова содержит два дифференциальных усилител 1 и 2, выполненных на базе двух транзисторов 3 и 4 с общим резистором 5 в цеп х эмиттеров и с резистором в цепи каждого коллектора 6 и 7, при этом выход источника 8 опорного напр жени подключен к базе одного из транзисторов 4 первого дифференциального усилител 1, соединенного коллекторами своих транзисторов 3 и 4 с базами транзисторов 3 и 4 второго дифференциального усилител 2, при этом база первого транзистора 9 подключена к коллектору первого транзистора 3 второго дифференциального усилител 2 и коллектору второго дифференциального усилител 2 и коллектору второго транзистора 10, коллектор - к входу логического элемента НЕ с вно выраженными на входе двум пороговыми состо ни ми, а эмиттер - к общей шине, причем база первого транзистора 3 первого дифференциального усилител 1 подключена к входной шине, а выход элемента НЕ 11 соединен с выходной шиной.

Устройство работает следующим образом.

Подаетс на вход (база транзистора 3 дифференциального усилител 1) порогового устройства напр жение, равное напр жению источника 8 опорного напр жени . С помощью резистора 7 дифференциального усилител 2 в цепи базы транзистора 10, выполн ющего функцию делител тока коллектора транзистора 3 дифференциального усилител 2, добываютс установлени напр жени на входе логического элемента НЕ 11, соответствующего первому вно выраженному пороговому состо нию Un 1, при котором напр жение на выходе порогового устройства все еще равно напр жению логического «О, при этом токи коллекторов транзисторов 3 и 4 дифференциальных усилителей 1 и 2 должны быть равны между собой. При этом логический элемент НЕ 11 работает не в обычном дискретном, а в ана- лого-дискретном режиме. На входе порогового устройства увеличивают напр жение на величину чувствительности AUex, тогда ток коллектора транзистора 3 дифференциального усилител 1 увеличитс на величину на

уровне п того пор дка после зап той, а ток коллектора второго транзистора 4 дифференциального усилител 1 уменьшитс на величину на уровне п того пор дка после зап той , ток коллектора первого транзистора 3, выполн ющего функцию генератора тока, дифференциального усилител 2 увеличитс на величину четвертого пор дка после зап той, а ток коллектора транзистора 4, выполн ющего функцию генератора тока,

дифференциального усилител 2 уменьшитс на величину четвертого пор дка после зап той . В результате к приращению тока генератора тока на базе транзистора 3 дифференциального усилител 2 присовокупитс

д приращение тока за счет увеличени коэффициента передачи делител тока под действием другого генератора тока на базе транзистора 4 дифференциального усилител 2. Общее приращение тока базы транзистора 9 будет равн тьс двойному приращению тока

0 генератора тока на базе транзистора 3 дифференциального усилител 2, а в коллекторе транзистора 9 установитс ток, который обеспечит на входе логического элемента НЕ 11 напр жение, соответствующее второму вно выраженному пороговому состо нию UMZ , при котором напр жение, на выходе порогового устройства равно напр жению логической «1.

5

Если напр жение на входе порогового устройства, равное напр жению источника опорного напр жени , можно подавать за какое угодно врем , то вольтодобавку Д UBX, нужно осуществл ть за врем не более 1 мкм, в этом случае логический элемент НЕ 11 будет работать нормально, при увеличении этого времени будут наблюдатьс на его выходе релаксационные колебани , которые окончатс по достижении вольтодо- бавки до величины чувствительности порогового устройства. А UBX.

40

Claims

Формула изобретени

Пороговое устройство, содержащее два дифференциальных усилител , выполненных на базе двух транзисторов с общим резистором в цеп х эмиттеров и резистором в цепи каждого коллектора, база первого транзистора первого дифференциального усилител подключена к источнику опорного напр жени , и земл ную шину, отличающеес тем, что, с целью увеличени чувствительности , уменьщени минимальной скорости нарастани (спада) напр жени на входе порогового устройства и увеличени быстродействи в него введены два транзистора и логический элемент НЕ с вно выраженными на входе двум пороговыми состо ни ми , при этом второй дифференциальный усилитель выполнен на транзисторах противоположной проводимости по отноще1223204 3Л

нию к первому, база первого транзистораусилител и к коллектору второго введен- второго дифференциальиого усилител под-ного траизистора, база которого подключе- ключена к коллектору первого траизисторана к коллектору второго транзистора вто- первого дифференциального усилител , а ба-рого дифференциального усилител , эмитте- за второго транзистора - к коллектору вто-ры введеиных транзисторов подключены к рого транзистора первого дифференциально-земл ной шине, коллектор первого введенного усилител , база первого введеиногого транзистора подключен к входу логи- транзистора подключена к коллектору перво-ческого элемента НЕ, выход которого под- го транзистора второго дифференциальногоключей к выходу порогового устройства.