SU1448402A1 - Компаратор - Google Patents
Компаратор Download PDFInfo
- Publication number
- SU1448402A1 SU1448402A1 SU874248823A SU4248823A SU1448402A1 SU 1448402 A1 SU1448402 A1 SU 1448402A1 SU 874248823 A SU874248823 A SU 874248823A SU 4248823 A SU4248823 A SU 4248823A SU 1448402 A1 SU1448402 A1 SU 1448402A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- transistor
- current
- bus
- collector
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано дл стробируемого во времени сравнени двух аналоговых величин, представленных напр жением. Цель изобретени - повьппение разрешающей способности и быстродействи , а также Г9 расширение функциональных возможностей - достигаетс за счет обеспечени стробируемого режима работы t запоминанием выходного сигнала. Устройство содержит дифференциальные каскады на транзисторах 1 и 2, генераторы тока 3,9,12 и 13 выходные шины 4 и 5, токовые зеркала 6, 11 и 22, шины 15 и 19 питани , шину 17 стробировани , выходной каскад 20, выходную шину 21, источники 23 и 24 смещени , транзисторы и резисторы. Устройство имеет быстродействие не хуже 10 НС при сигнале рассогласовани на входных шинах 1 мВ и разрешающую способность 20 мкВ. 1 ил. d СЛ С 00 4i to
Description
1 ,1448402
Изобретение относитс к импульсной технике и может быть использовано дл стробируемого во времени сравнени двух аналоговых величин пред-. ставленных напр жени ми.
Цель изобретени - повьппение разрешающей способности (чувствительности в динамическом режиме) и быстродействи , а также расщирение функцио-to ме) транзистором зеркала 6, на кол15
20
25
30
нальных возможностей за счет рбеспе- чени стробируемого режима работы с запоминанием выходного сигнала.
На чертеже приведена электрическа схема предлагаемого компаратора.
Компаратор содержит дифференциаль йый каскад, выполненный на первом и втором транзисторах I и 2, эмиттеры которых соединены .с первым генератором 3 тока, базы - аоответственно с. первой и второй входными шинами 4 . и 5, а коллектор первого транзистора 1 соединен с входом первого токового зеркала 6, первый выход которого соединен с коллектором второго транзистора 2 и с коллектором третьего транзистора 7, эмиттер которого подключен к эмиттеру четвертого транзистора 8 и к второму генератору 9 тока, с эмиттером п того транзистора 10, коллектор которого подключен к входу второго токового зеркала П и к третьему генератору 12 тока, и с четвертым генератором 13 тока, причем коллектор четвертого транзистора 8 соединен с общей шиной, база подключена к первому выводу первого резистора 14, перва шина 15 питани подклю-f чена к эмиттеру шестого транзистора 16, база которого соединена с шиной 40 17 стробировани , через второй резистор 18, втора пшна 19 питани соединена с вторым вьюодом первого резистора 14, а второй выход первого токового зеркала 6 соединен с ,второй шип. 45 ной -19 питани , первый выход второго токового зеркала 11 соединен с вхо-. дом выходного каскада 20, выход кото . рого подключен к выходной шине 21, и с первым выходом третьего токового зеркала 22, второй выход которого соединен с эмиттером третьего тран-- зистора 7, вход - с вторым выходом второго токового зеркала И; базы п того и третьего транзисторов 10 и 7 соединены соответственно с первым и вторым источниками 23 и 24 смещени , включенными между первой и второй шинами 19 и -15 питани .
лекторе транзистора 2, генератора 13 и транзистора 7 - транзистором 10 на коллекторе транзистора . 10 и на генераторе 12 - транзистором зеркала 11, на коллекторах вторых транзисторов зеркал II и 22 - транзистором каскада 20, на эмиттерах транзисторов зеркала.11 - первым транзистором зеркала 22, на эмиттерах транзисторов зеркала 22 и на генераторе 9 - транзистором 7. В исходном состо нии (при равенстве напр жений на базах транзисторов 1 и 2, т.е. на шинах 4 и 5) ток генератора 3 делитс на две равные части, протекающие по коллекторным цеп м транзисторов 1 и 2 и на вход и первый выход зеркала 6, при этом значение тока, вытекающего из коллекторной цепи тра:н- зистора 2 в остальную часть устройства (в генератор 13, в коллектор транзистора 7 и в эмиттер трак- зистора 10) равно нулю; напр жение на щине 17 имеет- низкий уровень, 5 при котором открыт транзистор 8 и закрыт транзистор 7. Значение токов генераторов 12, 13 и 9 выбираетс в г соотнощении 2,5:1,5:4 сумма токов генераторов 12 и 13 равна току генератора 9). В Э.ТОМ случае через транзистор 10 протекает 1,5 долей тока (условных единиц, кратных упом нутому соотношению), на вход зеркала 11 поступает 1 дол тока, но такой же ток устанавливаетс и на первом выходе этого зеркала, а на втором его выходе удвоенное значение входного . тока, т.е. 1 дол . Аналогично, на вход зеркала 22 постзтает с выхода зеркала 11 2 доли тока, а на его выходе присутствуют 4 доли тока, которые в исходном состо нии и протекают через генератор 9, при этом через транзистор 8 протекает нуле ое значение тока. При подаче в этом случае высокого уровн на шину 17 транзистор 8 закрьшаетс и открьша- етс транзистор 7, при этом образу- етс контур с положительной обрат50
55
Компаратор работает следующим образом, ,
Характерным дл работы предлагаемого компаратора вл етс статический режим работы всех генераторов тока и токовых зеркал по напр женшо: напр жение на коллекторе транзистора 1 : зафиксировано первым (левым, по схе15
20
25
30
0 5
лекторе транзистора 2, генератора 13 и транзистора 7 - транзистором 10 на коллекторе транзистора . 10 и на генераторе 12 - транзистором зеркала 11, на коллекторах вторых транзисторов зеркал II и 22 - транзистором каскада 20, на эмиттерах транзисторов зеркала.11 - первым транзистором зеркала 22, на эмиттерах транзисторов зеркала 22 и на генераторе 9 - транзистором 7. В исходном состо нии (при равенстве напр жений на базах транзисторов 1 и 2, т.е. на шинах 4 и 5) ток генератора 3 делитс на две равные части, протекающие по коллекторным цеп м транзисторов 1 и 2 и на вход и первый выход зеркала 6, при этом значение тока, вытекающего из коллекторной цепи тра:н- зистора 2 в остальную часть устройства (в генератор 13, в коллектор транзистора 7 и в эмиттер трак- зистора 10) равно нулю; напр жение на щине 17 имеет- низкий уровень, 5 при котором открыт транзистор 8 и закрыт транзистор 7. Значение токов генераторов 12, 13 и 9 выбираетс в г соотнощении 2,5:1,5:4 сумма токов генераторов 12 и 13 равна току генератора 9). В Э.ТОМ случае через транзистор 10 протекает 1,5 долей тока (условных единиц, кратных упом нутому соотношению), на вход зеркала 11 поступает 1 дол тока, но такой же ток устанавливаетс и на первом выходе этого зеркала, а на втором его выходе удвоенное значение входного . тока, т.е. 1 дол . Аналогично, на вход зеркала 22 постзтает с выхода зеркала 11 2 доли тока, а на его выходе присутствуют 4 доли тока, которые в исходном состо нии и протекают через генератор 9, при этом через транзистор 8 протекает нуле ое значение тока. При подаче в этом случае высокого уровн на шину 17 транзистор 8 закрьшаетс и открьша- етс транзистор 7, при этом образу- етс контур с положительной обрат0
5
ной св зью: второй выход зеркала 22 через транзисторы 7 и 10 соединен с входом зеркала 11.
При по влении рассгласовани между напр жени ми на шинах 4 и 5 и при низком уровне на шине 17 по вл етс ток в цепи между коллектором транзистора 2 и эмиттером транзистора 10, которьш вызьшает изменение тока на входе зеркала 11 и аналогичные изменени тока (усиленные в четыре раза) в цепи транзистора 8. При по влении высокого уровн на шине 17 закрываетс транзистор 8 и откры- в.аетс транзистор 7. Имевшийс в цепи транзистора 8 недостаток или избыток тока через транзистор 7. подключаетс к коллекторной цепи транзистора 2 и воздействует на состо ние токовых зеркал в соответствии и согласии с током коллекторной цепи транзистора 2, поступающим в эмиттер транзистора 10. За счет положительной обратной св зи измен ютс лавинообразно токи в зеркалах 11.и 22 (и других элементах устройства ) . В одном из устойчивых состо ний входные и выходные токи зеркал 11 и 22 равны нулю, что соответствует нулевому значению тока и на входе каскада 20; другое устойчивое состо ние , характеризуетс значением разности токов генераторов 9 и 13 и генератора 12 (соответствует 3 дол м . тока на входе каскада 21). Каскад 20 преобразовывает изменени входного тока в выходное напр жение.на шине 21.
Claims (1)
- Формула изобретениКомпаратор, содержащий дифференциальный каскад, выполненный на первом и втором транзисторах, базы которых соединены соответственно с первой и второй входными шинами, эмиттеры подключены через первый ге0нератор тока к первой шине питани , коллекторы - соответственно с входом и с первым выходом первого токового зеркала, второй выход которого соединен с второй шиной питани , котора подключена через второй генератор тока к эмиттерам третьего и четвертого транзисторов, выходной0 каскад, выход которого соединен с выходной шиной, второе/токовое зеркало , третий и четвертый генераторы тока и п тый и шестой транзисторы, о тлич ающийс тем, что,5 с целью повьш1ени разрешающей способности и быстродействи , а также расширени функциональных возможностей , в него введены источники смеще-; ни , шина стробировани , первый и второй резисторы и третье токовое зеркало, первый выход которого соединен с первым выходом второго токового зеркала и с входом выходного каскада, второй выход - с эмиттером третьего транзистора, вход - с вторым выходом второго токового зеркала, вход которого подсоединен к первой шине питани через третий генератор тока и непосредственно к коллектору0 п того транзистора, база которого соединена с первым источником напр жени смещени , эмиттер подсоединен к второй шине питани через чет вертый генератор тока и непосредст5 венно к коллектору второго транзистора и к коллектору третьего транзистора , база которого соединена с вторым источником напр жени смещени , коллектор четвертого транзисто0 ра соединен с общей шиной, база че- рез первый резистор - с второй шиной питани и непосредственно с коллектором шестого транзистора, база которого соединена с шиной стро5 бировани , а эмиттер подключен через второй резистор к первой ши-. не питани .5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874248823A SU1448402A1 (ru) | 1987-05-25 | 1987-05-25 | Компаратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874248823A SU1448402A1 (ru) | 1987-05-25 | 1987-05-25 | Компаратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1448402A1 true SU1448402A1 (ru) | 1988-12-30 |
Family
ID=21305761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874248823A SU1448402A1 (ru) | 1987-05-25 | 1987-05-25 | Компаратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1448402A1 (ru) |
-
1987
- 1987-05-25 SU SU874248823A patent/SU1448402A1/ru active
Non-Patent Citations (1)
Title |
---|
За вка GB № 2081045, кл. Н 03 К 5/24, 10.02.82. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0194031A1 (en) | CMOS bandgap reference voltage circuits | |
EP0733959B1 (en) | Circuit for generating a reference voltage and detecting an undervoltage of a supply voltage and corresponding method | |
US3988595A (en) | High-gain differential input comparator with emitter feedback input hysteresis | |
EP3546956A1 (en) | Circuit for measuring a resistance | |
WO1983000785A1 (en) | A high speed cmos comparator circuit | |
US4634897A (en) | Comparator having a hysteresis characteristic | |
KR100188821B1 (ko) | 정전압발생회로 | |
KR960013863B1 (ko) | 레벨 변환 회로 | |
JPH0336336B2 (ru) | ||
SU1448402A1 (ru) | Компаратор | |
KR930023734A (ko) | 반도체장치의 내부전원 발생회로 | |
SU1529410A1 (ru) | Повторитель тока | |
US4435656A (en) | Phase inverter circuit | |
US4769559A (en) | Switchable current source | |
US4404477A (en) | Detection circuit and structure therefor | |
SU1091318A1 (ru) | Компаратор тока | |
US4499428A (en) | IC Delay conversion operational amplifier | |
KR960003894Y1 (ko) | 노아 게이트 구조 | |
SU1672526A1 (ru) | Дешифратор адреса | |
SU714291A1 (ru) | Устройство сравнени | |
SU987796A2 (ru) | Дифференциальный усилитель | |
SU1520552A1 (ru) | Устройство дл выделени экстремального напр жени | |
SU1335964A1 (ru) | Управл емый источник бипол рного эталонного сигнала | |
SU1497713A1 (ru) | Двухтактный усилитель мощности | |
JPH05259841A (ja) | 電圧比較回路 |