JPH0257731B2 - - Google Patents
Info
- Publication number
- JPH0257731B2 JPH0257731B2 JP59028642A JP2864284A JPH0257731B2 JP H0257731 B2 JPH0257731 B2 JP H0257731B2 JP 59028642 A JP59028642 A JP 59028642A JP 2864284 A JP2864284 A JP 2864284A JP H0257731 B2 JPH0257731 B2 JP H0257731B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverter
- input terminal
- output terminal
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Description
【発明の詳細な説明】
（技術分野）
この発明はCR発振回路に関するものである。
（従来技術）
従来、この種のCR発振回路として第１図に示
すような回路が使用されていた。この回路は
CMOS構造のインバータによる非安定マルチバ
イブレータとして良く知られており、図におい
て、１はインバータで、このインバータ１の入力
端子は抵抗４の一端に接続され、出力端子はイン
バータ２の入力端子に接続されている。インバー
タ２の出力端子はインバータ３の入力端子とコン
デンサ６（以下Ｃ６という）の一端に接続されて
いる。インバータ３の出力端子は抵抗５（以下Ｒ
５という）に接続され、このＲ５の他端は、Ｃ６
および抵抗４の他端と接続されている。
すような回路が使用されていた。この回路は
CMOS構造のインバータによる非安定マルチバ
イブレータとして良く知られており、図におい
て、１はインバータで、このインバータ１の入力
端子は抵抗４の一端に接続され、出力端子はイン
バータ２の入力端子に接続されている。インバー
タ２の出力端子はインバータ３の入力端子とコン
デンサ６（以下Ｃ６という）の一端に接続されて
いる。インバータ３の出力端子は抵抗５（以下Ｒ
５という）に接続され、このＲ５の他端は、Ｃ６
および抵抗４の他端と接続されている。
このように構成された非安定マルチバイブレー
タは、先行技術文献として、鈴木八十二著
「CMOSの応用技法」産報P105〜P107に示されて
いるように、Ｒ５とＣ６とによる時間、つまりＣ
６に充放電する時間を検出し、増幅してとり出す
もので、この回路では以下に述べる問題点があ
る。
タは、先行技術文献として、鈴木八十二著
「CMOSの応用技法」産報P105〜P107に示されて
いるように、Ｒ５とＣ６とによる時間、つまりＣ
６に充放電する時間を検出し、増幅してとり出す
もので、この回路では以下に述べる問題点があ
る。
第４図および第５図は第１図のCR発振回路に
おけるａ点およびｂ点における電圧波形を示し、
ここで、Low、HighはそれぞれCMOSインバー
タのLowレベル、Highレベル（以下、Ｌレベル、
Ｈレベルという）の電位を示す。またVth1，
Vth2はインバータの論理レベルが反転するしき
い値の電圧である。一般にCMOSインバータに
その動作可能電源電圧の標準値を加えている場合
には、Vth1Vth2High−Low／２で発振周波数 は印加電圧が変化してもほぼ一定と考えることが
できる。ところが、これらのインバータその動作
可能電源電圧の下限に近い電圧を加えている場合
には、Vth1＞High−Low／２、Vth2＜ High−Low／２となり発振周波数は印加電源電圧が 減少することによつて第６図のＡに示すように急
激に小さくなる。これはｂ点の電圧変化がＣ６，
Ｒ５による充放電に起因するため、Vth1，Vth2
にｂ点の電圧が近づくときにその近づき方はＣ
６，Ｒ５の時定数に依存した緩やかさとなる。そ
のため印加電圧がインバータの動作可能電源電圧
範囲の下限に近いとき、本来インバータ１の出力
電圧が反転する電圧にその入力電圧が達してもイ
ンバータ１の出力抵抗はその値が非常に大きなま
まの時間が長く続くようになる（このことは
CMOSインバータを構成するＰチヤネルおよび
Ｎチヤネルのトランジスタが、オフ、オフの状態
が持続することを意味する）。またインバータ１
の出力端子の浮遊容量の充電時間が長くなる。そ
の結課インバータ２以降のインバータの反転が遅
くなり、そのインバータ１の出力端子の浮遊容量
の充電時間の長さが動作可能電源電圧の下限の領
域で発振周波数を急激に低下させる。そのため、
このような電源電圧範囲でCR発振回路を使用す
る場合には、使用する電池等の電源電圧の少しの
変化によつて発振周波数が大巾に変化してしまう
ため、このような電圧領域で安定な発振周波数を
得るためには負荷が変化しても電圧変動の少ない
高価な電池を使用しなければならなかつた。
おけるａ点およびｂ点における電圧波形を示し、
ここで、Low、HighはそれぞれCMOSインバー
タのLowレベル、Highレベル（以下、Ｌレベル、
Ｈレベルという）の電位を示す。またVth1，
Vth2はインバータの論理レベルが反転するしき
い値の電圧である。一般にCMOSインバータに
その動作可能電源電圧の標準値を加えている場合
には、Vth1Vth2High−Low／２で発振周波数 は印加電圧が変化してもほぼ一定と考えることが
できる。ところが、これらのインバータその動作
可能電源電圧の下限に近い電圧を加えている場合
には、Vth1＞High−Low／２、Vth2＜ High−Low／２となり発振周波数は印加電源電圧が 減少することによつて第６図のＡに示すように急
激に小さくなる。これはｂ点の電圧変化がＣ６，
Ｒ５による充放電に起因するため、Vth1，Vth2
にｂ点の電圧が近づくときにその近づき方はＣ
６，Ｒ５の時定数に依存した緩やかさとなる。そ
のため印加電圧がインバータの動作可能電源電圧
範囲の下限に近いとき、本来インバータ１の出力
電圧が反転する電圧にその入力電圧が達してもイ
ンバータ１の出力抵抗はその値が非常に大きなま
まの時間が長く続くようになる（このことは
CMOSインバータを構成するＰチヤネルおよび
Ｎチヤネルのトランジスタが、オフ、オフの状態
が持続することを意味する）。またインバータ１
の出力端子の浮遊容量の充電時間が長くなる。そ
の結課インバータ２以降のインバータの反転が遅
くなり、そのインバータ１の出力端子の浮遊容量
の充電時間の長さが動作可能電源電圧の下限の領
域で発振周波数を急激に低下させる。そのため、
このような電源電圧範囲でCR発振回路を使用す
る場合には、使用する電池等の電源電圧の少しの
変化によつて発振周波数が大巾に変化してしまう
ため、このような電圧領域で安定な発振周波数を
得るためには負荷が変化しても電圧変動の少ない
高価な電池を使用しなければならなかつた。
（発明の目的）
この発明は上記の点に鑑みなされたもので、そ
の目的は、低電圧でも安定した発振周波数が得ら
れるCR発振回路を提供することにある。
の目的は、低電圧でも安定した発振周波数が得ら
れるCR発振回路を提供することにある。
（発明の概要）
この発明の要点は、インバータ機能を有する論
理回路をｎ段（ｎ＞３）直列接続してなるCR発
振回路の初段の論理回路の出力端子にその偶数段
目の論理回路の出力を抵抗を介して接続すること
にある。
理回路をｎ段（ｎ＞３）直列接続してなるCR発
振回路の初段の論理回路の出力端子にその偶数段
目の論理回路の出力を抵抗を介して接続すること
にある。
（実施例）
以下この発明の実施例を図面を参照して説明す
る。
る。
第２図はこの発明の第１の実施例を示す回路図
である。この図において、７は偶数段目の論理回
路であるインバータで、このインバータ７の入力
端子はインバータ３の出力端子に接続され、その
出力端子は第２の抵抗である抵抗８を介してイン
バータ１の出力端子に接続されている。他の各構
造は第１図に示す回路と同様であるため、対応す
る部分には同一符号を付してその説明を省略す
る。
である。この図において、７は偶数段目の論理回
路であるインバータで、このインバータ７の入力
端子はインバータ３の出力端子に接続され、その
出力端子は第２の抵抗である抵抗８を介してイン
バータ１の出力端子に接続されている。他の各構
造は第１図に示す回路と同様であるため、対応す
る部分には同一符号を付してその説明を省略す
る。
次にかかる構成のCR発振回路の動作について
説明する。
説明する。
インバータ７の出力端子のレベルはインバータ
１の出力端子のレベルに対し逆相の関係となつて
いる。また、抵抗８はインバータ１の出力抵抗の
値に対して、Ｃ点がＨレベルかＬレベルのときに
は十分大きく、Ｃ点がＨレベルからＬレベルまた
はＬレベルからＨレベルへ遷移しているときには
十分小さい値を有する抵抗である。この条件にお
ける動作を詳しく説明すると次のようになる。
１の出力端子のレベルに対し逆相の関係となつて
いる。また、抵抗８はインバータ１の出力抵抗の
値に対して、Ｃ点がＨレベルかＬレベルのときに
は十分大きく、Ｃ点がＨレベルからＬレベルまた
はＬレベルからＨレベルへ遷移しているときには
十分小さい値を有する抵抗である。この条件にお
ける動作を詳しく説明すると次のようになる。
低電圧動作の場合、電源電圧VDDがＰチヤネ
ル、Ｎチヤネルのトランジスタのスレツシユホー
ルド電圧VTP，VTNの和付近およびこれより低下
した状態では、インバータの入力電圧がVth1お
よびVth2付近の電圧においてインバータを構成
するＮチヤネル、Ｐチヤネルのトランジスタにオ
フ、オフの状態が発生し、その出力端子が有する
浮遊容量を充電することに時間がかかることにな
る。その結果次段のインバータへの信号遅延が生
じる。これに対し抵抗８が持続されているとき、
インバータを構成するＮ、Ｐ両チヤネルトランジ
スタのオフ、オフの区間で、抵抗８はインバータ
２に対してその状態遷移を早める方向に作用し、
抵抗８が接続されていないときに生じる信号遅延
をなくそうとする補償作用をしている。すなわ
ち、インバータ１の出力端子の浮遊容量は、この
端子がＨレベルからＬレベルまたはＬレベルから
Ｈレベルへ遷移するとき抵抗８を通じて容易に充
電され、印加電圧の変化があつても発振周波数が
急激に変化しない安定な発振周波数範囲を低電圧
側に広げることが可能である。このような条件で
行なつた発振周波数と印加電圧の関係を第６図の
Ｂに示す。
ル、Ｎチヤネルのトランジスタのスレツシユホー
ルド電圧VTP，VTNの和付近およびこれより低下
した状態では、インバータの入力電圧がVth1お
よびVth2付近の電圧においてインバータを構成
するＮチヤネル、Ｐチヤネルのトランジスタにオ
フ、オフの状態が発生し、その出力端子が有する
浮遊容量を充電することに時間がかかることにな
る。その結果次段のインバータへの信号遅延が生
じる。これに対し抵抗８が持続されているとき、
インバータを構成するＮ、Ｐ両チヤネルトランジ
スタのオフ、オフの区間で、抵抗８はインバータ
２に対してその状態遷移を早める方向に作用し、
抵抗８が接続されていないときに生じる信号遅延
をなくそうとする補償作用をしている。すなわ
ち、インバータ１の出力端子の浮遊容量は、この
端子がＨレベルからＬレベルまたはＬレベルから
Ｈレベルへ遷移するとき抵抗８を通じて容易に充
電され、印加電圧の変化があつても発振周波数が
急激に変化しない安定な発振周波数範囲を低電圧
側に広げることが可能である。このような条件で
行なつた発振周波数と印加電圧の関係を第６図の
Ｂに示す。
第３図はこの発明の第２の実施例を示す回路図
である。この第２の実施例では、第１の実施例の
インバータ３に代えてNAND回路９を、またイ
ンバータ７に代えてNOR回路１０を接続すると
共にこれらをインバータ１１を介して制御信号で
制御するようにしたものである。すなわち、イン
バータ２の出力端子にNAND回路９の第１入力
端子９ａが接続されその出力端子は抵抗５，４を
介してインバータ１の入力端子に接続されると共
にNOR回路１０の第１入力端子１０ａに接続さ
れ、またNAND回路９の第２入力端子９ｂには
インバータ１１の出力端子が接続され、このイン
バータ１１の入力端子は前記NOR回路１０の第
２入力端子１０ｂに接続されると共に制御信号入
力端子１２に接続されている。
である。この第２の実施例では、第１の実施例の
インバータ３に代えてNAND回路９を、またイ
ンバータ７に代えてNOR回路１０を接続すると
共にこれらをインバータ１１を介して制御信号で
制御するようにしたものである。すなわち、イン
バータ２の出力端子にNAND回路９の第１入力
端子９ａが接続されその出力端子は抵抗５，４を
介してインバータ１の入力端子に接続されると共
にNOR回路１０の第１入力端子１０ａに接続さ
れ、またNAND回路９の第２入力端子９ｂには
インバータ１１の出力端子が接続され、このイン
バータ１１の入力端子は前記NOR回路１０の第
２入力端子１０ｂに接続されると共に制御信号入
力端子１２に接続されている。
このように構成されたCR発振回路は、端子１
２がＬレベルのとき第１の実施例の回路と等価に
なる（以下、NAND回路９およびNOR回路１０
は共に正論理動作とする）。すなわち、NAND回
路９の第２入力端子９ｂはインバータ１１によつ
て反転してＨレベルになるためこのNAND回路
９はインバータ３の役目を、またNOR回路１０
はその第２入力端子１０ｂがＬレベルであるため
インバータ７としての機能を果たすものである。
次に端子１２がＨレベルのときには、インバータ
１１の出力はＬレベルで、NAND回路９の出力
は常にＨレベルとなつて回路の発振は停止する。
そしてこの条件下ではインバータ１の入力はＨレ
ベルとなり、その出力はＬレベルとなる。さらに
端子１２がＨレベルであるからNOR回路１０の
出力端子はＬレベルとなり発振が停止していると
き抵抗８に電流が流れない。従つて端子１２をＨ
レベルにすることにより、スタンバイ時の消費電
力を低く抑えることができる。
２がＬレベルのとき第１の実施例の回路と等価に
なる（以下、NAND回路９およびNOR回路１０
は共に正論理動作とする）。すなわち、NAND回
路９の第２入力端子９ｂはインバータ１１によつ
て反転してＨレベルになるためこのNAND回路
９はインバータ３の役目を、またNOR回路１０
はその第２入力端子１０ｂがＬレベルであるため
インバータ７としての機能を果たすものである。
次に端子１２がＨレベルのときには、インバータ
１１の出力はＬレベルで、NAND回路９の出力
は常にＨレベルとなつて回路の発振は停止する。
そしてこの条件下ではインバータ１の入力はＨレ
ベルとなり、その出力はＬレベルとなる。さらに
端子１２がＨレベルであるからNOR回路１０の
出力端子はＬレベルとなり発振が停止していると
き抵抗８に電流が流れない。従つて端子１２をＨ
レベルにすることにより、スタンバイ時の消費電
力を低く抑えることができる。
（発明の効果）
以上説明したように、この発明のCR発振回路
によれば、インバータ機能を有する論理回路をｎ
段（ｎ＞３）直列接続してなるCR発振回路の初
段の論理回路の出力端子にその偶数段目の論理回
路の出力を抵抗を介して接続するようにしたの
で、低電圧においても発振周波数の安定が実現で
きる。また、前述した奇数段目の論理回路を
NAND回路に、偶数段目の論理回路をNOR回路
としてこれらをインバータを介して制御信号で制
御するように構成すれば、消費電力の減少が図れ
る。そして本発明のCR発振回路は、例えば電池
で動作するメロデイー用のICの発振回路、すな
わちメロデイーの音程を安定させる用途等、低電
圧でも一定の発振周波数を要求される回路に容易
に利用できる。
によれば、インバータ機能を有する論理回路をｎ
段（ｎ＞３）直列接続してなるCR発振回路の初
段の論理回路の出力端子にその偶数段目の論理回
路の出力を抵抗を介して接続するようにしたの
で、低電圧においても発振周波数の安定が実現で
きる。また、前述した奇数段目の論理回路を
NAND回路に、偶数段目の論理回路をNOR回路
としてこれらをインバータを介して制御信号で制
御するように構成すれば、消費電力の減少が図れ
る。そして本発明のCR発振回路は、例えば電池
で動作するメロデイー用のICの発振回路、すな
わちメロデイーの音程を安定させる用途等、低電
圧でも一定の発振周波数を要求される回路に容易
に利用できる。
第１図は従来のCR発振回路の回路図、第２図
はこの発明のCR発振回路の第１の実施例を示す
回路図、第３図はこの発明の第２の実施例を示す
回路図、第４図は第１図および第２図のａ点での
発振波形を示す図、第５図は第１図および第２図
のｂ点での発振波形を示す図、第６図は従来の
CR発振回路およびこの発明のCR発振回路の発振
周波数と印加電圧との関係を示す図である。 １……第１段目の論理回路、２……第２段目の
論理回路、３……第３段目の論理回路、５……第
１の抵抗、６……コンデンサ、７……第４段目の
論理回路、８……第２の抵抗、９……NAND回
路、９ａ……第１入力端子、９ｂ……第２入力端
子、１０……NOR回路、１０ａ……第１入力端
子、１０ｂ……第２入力端子、１１……インバー
タ、１２……制御信号入力端子。
はこの発明のCR発振回路の第１の実施例を示す
回路図、第３図はこの発明の第２の実施例を示す
回路図、第４図は第１図および第２図のａ点での
発振波形を示す図、第５図は第１図および第２図
のｂ点での発振波形を示す図、第６図は従来の
CR発振回路およびこの発明のCR発振回路の発振
周波数と印加電圧との関係を示す図である。 １……第１段目の論理回路、２……第２段目の
論理回路、３……第３段目の論理回路、５……第
１の抵抗、６……コンデンサ、７……第４段目の
論理回路、８……第２の抵抗、９……NAND回
路、９ａ……第１入力端子、９ｂ……第２入力端
子、１０……NOR回路、１０ａ……第１入力端
子、１０ｂ……第２入力端子、１１……インバー
タ、１２……制御信号入力端子。
Claims (1)
- 【特許請求の範囲】 １ ｎ段（ｎは３以上の正の整数）直列接続され
た少なくともインバータ機能を有する論理回路、
偶数段目の論理回路の出力端子と第１段目の論理
回路の入力端子との間に接続されたコンデンサ、
第１段目を除く奇数段目の論理回路の出力端子と
第１段目の論理回路の入力端子との間に接続され
た第１の抵抗、偶数段目の論理回路の出力端子と
第１段目の論理回路の出力端子との間に接続され
た第２の抵抗を備えてなるCR発振回路。 ２ 直列接続された第１段目の論理回路と第２段
目の論理回路、この第２段目の論理回路の出力端
子と前記第１段目の論理回路の入力端子との間に
接続されたコンデンサ、前記第２段目の論理回路
の出力端子にその第１入力端子が接続された
NAND回路、このNAND回路の出力端子と前記
第１段目の論理回路の入力端子との間に接続され
た第１の抵抗、前記NAND回路の出力端子にそ
の第１入力端子が接続されたNOR回路、この
NOR回路の第２入力端子と制御信号入力端子と
にその入力端子が接続されかつ出力端子が前記
NAND回路の第２入力端子に接続されたインバ
ータ、前記NOR回路の出力端子と前記第１段目
の論理回路の出力端子との間に接続された第２の
抵抗を備えてなるCR発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59028642A JPS60173918A (ja) | 1984-02-20 | 1984-02-20 | Ｃｒ発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59028642A JPS60173918A (ja) | 1984-02-20 | 1984-02-20 | Ｃｒ発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60173918A JPS60173918A (ja) | 1985-09-07 |
| JPH0257731B2 true JPH0257731B2 (ja) | 1990-12-05 |
Family
ID=12254171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59028642A Granted JPS60173918A (ja) | 1984-02-20 | 1984-02-20 | Ｃｒ発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60173918A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6280432U (ja) * | 1985-11-07 | 1987-05-22 | ||
| JP2006165512A (ja) | 2004-11-10 | 2006-06-22 | Matsushita Electric Ind Co Ltd | Ｃｒ発振回路 |
-
1984
- 1984-02-20 JP JP59028642A patent/JPS60173918A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60173918A (ja) | 1985-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000060110A (ja) | チャージポンプ回路の駆動制御回路 | |
| EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
| JPH05300001A (ja) | レベルシフト回路 | |
| JPH08279750A (ja) | コンパレータ及びａ／ｄコンバータ並びに当該コンパレータへ適用可能なスイッチの制御方法 | |
| US7518412B2 (en) | Output circuit having short rise time and small consumption current | |
| JPH0257731B2 (ja) | ||
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JPS63211414A (ja) | 基準電圧発生回路 | |
| JP3067903B2 (ja) | アナログ／ディジタル変換器 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JP3511753B2 (ja) | リングオシレータ及び発振方法 | |
| JP2999781B2 (ja) | 発振回路 | |
| JP3036756B2 (ja) | 発振回路 | |
| JPH0351334B2 (ja) | ||
| JP3471256B2 (ja) | Ａ／ｄ変換器 | |
| JP2596385B2 (ja) | 半導体集積回路装置 | |
| JPH0846495A (ja) | チョッパ型コンパレータ | |
| JP2754552B2 (ja) | コンパレータ | |
| JPH0378004B2 (ja) | ||
| JP2895663B2 (ja) | 差動増幅回路 | |
| JPH09190698A (ja) | サンプルホールド回路 | |
| JPS6217755B2 (ja) | ||
| JPS6113647B2 (ja) | ||
| JPH05180876A (ja) | コンパレータ | |
| JPH01137814A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |