JPH0354330U - - Google Patents
Info
- Publication number
- JPH0354330U JPH0354330U JP11602789U JP11602789U JPH0354330U JP H0354330 U JPH0354330 U JP H0354330U JP 11602789 U JP11602789 U JP 11602789U JP 11602789 U JP11602789 U JP 11602789U JP H0354330 U JPH0354330 U JP H0354330U
- Authority
- JP
- Japan
- Prior art keywords
- level
- pulse signal
- input pulse
- input
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
第1図は本考案の一実施例の回路図、第2図は
従来の一例の回路図、第3図は本考案の一実施例
及び従来の一例の動作を説明するための波形図で
ある。 1…集積回路(IC)、R1…保護・分圧用抵
抗、R2…分圧・放電用抵抗、R3…充・放電用
抵抗、C1…時定数用コンデンサ、D1…電圧ク
リツプ用ダイオード、D2…レベルシフト用ダイ
オード、ZD1…低レベル入力キヤンセル用ツエ
ナーダイオード。
従来の一例の回路図、第3図は本考案の一実施例
及び従来の一例の動作を説明するための波形図で
ある。 1…集積回路(IC)、R1…保護・分圧用抵
抗、R2…分圧・放電用抵抗、R3…充・放電用
抵抗、C1…時定数用コンデンサ、D1…電圧ク
リツプ用ダイオード、D2…レベルシフト用ダイ
オード、ZD1…低レベル入力キヤンセル用ツエ
ナーダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 入力パルス信号のレベルを電源の電圧によつて
入力可能な上限レベルが決まる回路に該上限レベ
ル内になるように変換して入力するパルス入力回
路において、 前記入力パルス信号の供給ラインに直列に接続
され、前記入力パルス信号のレベルに応じてオン
・オフし、前記入力パルス信号のレベルが前記上
限レベル以下の一定レベル以下となつたときにオ
フとなり前記入力パルス信号の供給を停止する第
1のスイツチング素子と、 前記入力パルス信号の供給ラインと前記電源と
の間に設けられ前記電源電圧によりバイアスされ
、前記入力パルス信号のレベルに応じてオン・オ
フし、前記入力パルス信号のレベルが前記電源の
電圧以上となつたときにオンとなり前記入力パル
ス信号の供給ラインと前記電源とを接続して前記
入力パルス信号のレベルを前記電源の電圧以下に
制限することにより前記回路に入力可能な上限レ
ベル以下に制限する第2のスイツチング素子とを
具備し、前記第1及び第2のスイツチング素子に
より前記入力パルス信号を前記入力パルス信号が
供給される回路の入力範囲に適応させる構成とし
てなるパルス入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11602789U JPH0729710Y2 (ja) | 1989-10-02 | 1989-10-02 | パルス入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11602789U JPH0729710Y2 (ja) | 1989-10-02 | 1989-10-02 | パルス入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0354330U true JPH0354330U (ja) | 1991-05-27 |
JPH0729710Y2 JPH0729710Y2 (ja) | 1995-07-05 |
Family
ID=31664334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11602789U Expired - Fee Related JPH0729710Y2 (ja) | 1989-10-02 | 1989-10-02 | パルス入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0729710Y2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001052644A1 (fr) * | 2000-01-20 | 2001-07-26 | Kantaro Yamamoto | Oeil de tete de mouche flottant |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USD805232S1 (en) | 2016-06-08 | 2017-12-12 | Humanscale Corporation | Lamp |
-
1989
- 1989-10-02 JP JP11602789U patent/JPH0729710Y2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001052644A1 (fr) * | 2000-01-20 | 2001-07-26 | Kantaro Yamamoto | Oeil de tete de mouche flottant |
Also Published As
Publication number | Publication date |
---|---|
JPH0729710Y2 (ja) | 1995-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2086245A1 (en) | Surge current-limiting circuit for a large-capacitance load | |
DE3062993D1 (en) | Circuit for controlling the output voltage of a switching converter | |
JPH0354330U (ja) | ||
JPH0430816Y2 (ja) | ||
JPS6430430A (en) | Power source circuit | |
JPH0221808Y2 (ja) | ||
JPH0455610U (ja) | ||
JPS6416133U (ja) | ||
JPS6228203U (ja) | ||
SU1226611A1 (ru) | Генератор импульсов | |
JPS604359Y2 (ja) | 双安定リレ−制御回路 | |
JPH0546350Y2 (ja) | ||
KR880002864Y1 (ko) | 시간 지연회로 | |
JPS6218991Y2 (ja) | ||
SU603066A1 (ru) | Импульсный преобразователь посто нного тока | |
JPS645384Y2 (ja) | ||
SU1718370A1 (ru) | Одновибратор | |
JPH0526825Y2 (ja) | ||
SU832710A1 (ru) | Одновибратор | |
JPH0416506Y2 (ja) | ||
JPH03435U (ja) | ||
SU1292175A1 (ru) | Устройство дл установки логических элементов в исходное состо ние | |
JPS5832354Y2 (ja) | 遅延機能を有するリレ−駆動回路 | |
JPS6066126U (ja) | リセツト回路 | |
JPH0391985U (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |