JPH0430816Y2 - - Google Patents

Description

【考案の詳細な説明】 〈考案の分野〉 この考案は、印加されるデイジタル信号を波形
整形して次段に伝えるデイジタル信号入力回路に
関し、特に、電池を電源とする電子回路に好適な
ものに関する。

〈従来技術とその問題点〉 例えばスイツチのオン・オフで作られるデイジ
タル信号をカウンタなどのデイジタル回路に入力
する場合、一般に第１図のような構成がとられ
る。スイツチSW１をプルアツプ抵抗Ｒ１と直列
に直流電圧＋Ｖとアース間に接続し、この接続点
ａの電圧を論理ゲート（インバータ）Ｇ１で受
け、これで波形整形・論理反転・増幅した信号を
デイジタル回路DCに入力する。

この回路では、論理ゲートＧ１の入力線路とア
ース間の浮遊容量Ｃ１のために、次のような動作
遅れを生じる。第２図に示すように、スイツチ
SW１のオン期間でａ点の電圧はOVで、浮遊容
量Ｃ１は完全に放電している。時点Ｔ１でスイツ
チSW１がオンからオフに変化すると、浮遊容量
Ｃ１は抵抗Ｒ１を通して充電され、ａ点の電圧は
一定の時定数で徐々に上昇する。そして時点Ｔ２
でａ点の電圧が論理ゲートＧ１のスレツシヨルド
電圧を越え、論理ゲートＧ１の出力が反転する。
つまり、スイツチSW１のオンからオフへの変化
がΔT＝Ｔ２−Ｔ１だけ遅れてデイジタル回路
DCに伝わる。

上記のような応答遅れは電子回路装置全体とし
ての動作速度を制限する大きな原因となる。上記
の遅れΔTはプルアツプ抵抗Ｒ１の抵抗値に比例
的に大きくなる。電池電源の電子回路装置では、
消費電力を極力小さくして電池の寿命を延ばすた
めに、プルアツプ抵抗Ｒ１の抵抗値を大きくして
いる。したがつて、このような回路装置で上記の
動作速度の制限要因が特に顕著になる。

〈考案の目的〉 この考案の目的は、消費電力をそれほど増加さ
せることなく、信号伝達の応答遅れが小さくなる
ようにした簡単な構成のデイジタル信号入力回路
を提供することにある。

〈考案の構成と効果〉 上記目的を達成するために、この考案は、電源
と入力線路との間に設けられた複数の抵抗からな
る抵抗回路と、この抵抗回路に接続され制御信号
に応じてオン・オフするスイツチ手段と、前記入
力線路に入力部を接続したスレツシヨルド電圧の
高い第１の論理ゲート及びスレツシヨルド電圧の
低い第２の論理ゲートとを備え、前記第１の論理
ゲートは、前記入力線路に印加されるデイジタル
信号を波形整形して次段に伝え、前記第２の論理
ゲートは、その出力を前記スイツチ手段に制御信
号として与えて前記抵抗回路のインピーダンスを
高低２段階に変化せしめることを特徴とする。

この構成によれば、入力信号の変化がまず第２
の論理ゲートで検出され、これの出力で入力線路
のインビーダンスが下げられ、入力線路の浮遊容
量が急速に充電され、第１の論理ゲートの出力の
遅れは非常に小さくなる。また、入力線路のイン
ビーダンスが常時小さくなつている訳ではないの
で、消費電力に与える悪影響は少ない。したがつ
て、電池電源の電子回路装置の動作速度を効果的
に向上させることができる。

〈実施例の説明〉 第３図はこの考案の一実施例によるデイジタル
信号入力回路の構成を示し、第４図はその動作波
形を示している。

デイジタル信号源であるスイツチSW１は入力
線路であるａ点とアース間に接続され、このａ点
と直流電源＋Ｖ間には、抵抗Ｒ１と、抵抗Ｒ２と
アナログスイツチＧ３の直列回路とが並列に接続
されている。

ａ点の電圧は、スレツシヨルド電圧（Ｖ１とす
る）の高い論理ゲートＧ１で波形整形・論理反
転・増幅され、カウンタなどのデイジタル回路
DCに伝えられる。なお、この論理ゲートＧ１の
スレツシヨルド電圧Ｖ１は充分に高くする必要が
あり、そうでないと雑音の影響を受けやすくな
り、信号伝達の信頼性が低下する。

またａ点の電圧は、スレツシヨルド電圧（Ｖ２
とする）の低い論理ゲートＧ２で波形整形・論理
反転・増幅され、その出力が上記アナログスイツ
チＧ３の制御信号となる。

第４図に示すようにこの回路では、スイツチ
SW１のオン期間でａ点の電圧はOVで、入力線
路の浮遊容量Ｃ１は完全に放電している。このと
き論理ゲートＧ１，Ｇ２の出力はともにＨレベル
で、アナログスイツチＧ３はオフしていて、入力
線路のプルアツプ抵抗値（インピーダンス）は抵
抗Ｒ１のみで高く保たれている。

時点Ｔ１でスイツチSW１がオフに変化する
と、浮遊容量Ｃ１は抵抗Ｒ１を通して徐々に充電
され、ａ点の電圧がゆつくりと上昇する。この電
圧上昇はまず論理ゲートＧ２で検出され（時点Ｔ
２）、これの出力でアナログスイツチＧ３がオン
となる。すると、入力線路のプルアツプ抵抗は抵
抗Ｒ１とＲ２の並列値となり、抵抗値が下がる。
その結果、浮遊容量Ｃ１が急速に充電され、ａ点
の電圧は急速に上昇する。そして時点Ｔ３で論理
ゲートＧ１が反転し、入力変化がデイジタル回路
DCに伝わる。

第４図における時間Ｔ１からＴ３までの応答遅
れは、抵抗Ｒ１、論理ゲートＧ１、浮遊容量Ｃ１
の条件を同じとした従来回路と比較し、明かに小
さくなる。

なお、論理ゲートＧ１，Ｇ２はインバータに限
定されず、信号源もスイツチSW１に限定されな
い。また、入力線路のインビーダンスを高低２段
階に変化させる回路は、実施例のような並列抵抗
とアナログスイツチの組合せに限定されず、様々
な構成で同じ作用を実現することができる。

【図面の簡単な説明】

第１図は従来のデイジタル信号入力回路の構成
図、第２図は第１図の回路の動作波形図、第３図
は本考案の一実施例によるデイジタル信号入力回
路の構成図、第４図は第３図の回路の動作波形図
である。 SW１……スイツチ、Ｒ１，Ｒ２……抵抗、Ｃ
１……浮遊容量、Ｇ１……第１の論理ゲート、Ｇ
２……第２の論理ゲート、DC……デイジタル回
路。

Claims (1)

【実用新案登録請求の範囲】
1. 電源と入力線路との間に設けられた複数の抵抗
   からなる抵抗回路と、この抵抗回路に接続され制
   御信号に応じてオン・オフするスイツチ手段と、
   前記入力線路に入力部を接続したスレツシヨルド
   電圧の高い第１の論理ゲート及びスレツシヨルド
   電圧の低い第２の論理ゲートとを備え、前記第１
   の論理ゲートは、前記入力線路に印加されるデイ
   ジタル信号を波形整形して次段に伝え、前記第２
   の論理ゲートは、その出力を前記スイツチ手段に
   制御信号として与えて前記抵抗回路のインピーダ
   ンスを高低２段階に変化せしめることを特徴とす
   るデイジタル信号入力回路。