CN1202624A

CN1202624A - 利用延迟累加方式侦测微小静电容变动量的方法及其电路

Info

Publication number: CN1202624A
Application number: CN97112478A
Authority: CN
Inventors: 巫锦洞
Original assignee: Individual
Current assignee: Individual
Priority date: 1997-06-13
Filing date: 1997-06-13
Publication date: 1998-12-23

Abstract

本发明是一种利用延迟累加方式侦测微小静电容变动量的方法及其电路,特征是利用一含有开集极逻辑元件及一拉升电阻的延迟累加电路产生一振荡脉波,一计数器将该脉冲讯号累计并输出至一微处理机,微处理机用以辨识输入的脉波讯号频率是否有变化,当接设在该延迟累加电路测试端侦测极板的电容值发生变化时,该微处理机即可侦测出此变化,故,本发明可应用于一静电容侦测板中多片纵向及横向放置的电极片上,可有效地侦测出导电体在该静电容侦测板上方位置所造成的静电容变化,功能相当理想,制造成本亦相当经济。

Description

利用延迟累加方式侦测微小静电容变动量的方法及其电路

本发明是一种利用延迟累加方式侦测微小静电容变动量的方法及其电路，方法与电路相配合，用以侦测在电路测试端接设的侦测极板，是否有静电容变化，本发明可应用于一静电容侦测板中，令其得以作为一种电脑的以手指触摸的游标控制器或绘图的输入装置，其功能不仅相当优异，且制造成本亦相当经济。

现有的电脑输入装置的种类相当繁多，有摇杆、滑鼠及轨迹球、触摸式萤幕及触摸板…等不同设备；该等不同种类的输入装置，其制造所应用的原理均不相同，且应用在电脑输入上，均各有优缺点。

就触摸板而言，该触摸板由数字/模拟转换电路及多片横向及纵向交叉的感应片所组成，其中，该数字/模拟转换电路的价格相当昂贵，故，该触摸板即因制造成本较高而无法被广为应用于各行各业中。

针对现有技术的缺点，本发明的主要目的，是提供一种利用延迟累加方式侦测微小静电容变动量的方法及其电路，该方法先在一延迟累加电路的测试端接设一一侦测极板，利用与该延迟累加电路相接设的计数器及一微处理机，持续侦测该侦测极板的静电容所产生的脉波频率，再由该微处理机根据所检测该脉波频率是否发生变化，而判断该侦测极板上的静电容值是否有变动，故，利用本发明可侦测相当微小的静电容值的变化。

本发明的再一目的，是将延迟累加方式侦测微小静电容变动量的方法及其电路，应用于静电容侦测板中多片纵向及横向放置的电极片上，以有效侦测出该静电容侦测板在不同位置的静电容变化，令该静电容侦测板可作为以手指触摸的游标控制器或绘图的输入装置电脑的输入装置，其功能不仅相当理想，且制造成本亦相当经济。

本发明是一种利用延迟累加方式侦测微小静电容变动量的方法及电路，该方法主要利用一延迟累加电路，于该延迟累加电路的测试端上接设一侦测极板，该延迟累加电路即可针对该侦测板上，对应产生不同的电容值变化，而产生不同频率的脉波讯号。

再者，该延迟累加电路并与一计数器相接设，该计数器将该延迟累加电路所产生的脉波讯号累计，并输出至一微处理机，以利用该微处理机判断所输入的脉波讯号频率是否有变化。

本发明可广泛地应用在不同领域的装置中，其中的一种应用方式是应用于电脑输入装置中的以手指触摸的游标控制器或绘图的输入装置，该电脑输入装置可利用本发明的方法，以低廉的成本，有效侦测出其上不同位置处的静电容变化。

本发明电路其特征在于包括：一延迟累加电路，该延迟累加电路为一振荡电路，该振荡电路是由多个逻辑元件、至少一反向逻辑元件及至少一拉升电阻相接所设组成的环形电路，其中，该延迟累加电路设有至少一具开集极(开汲极)的逻辑元件，该具开集极(开汲极)输出端的逻辑元件与另一逻辑元件间的导线即是为一测试端，又，该具开集极(开汲极)的逻辑元件的输出端并与该拉升电阻相接设；一计数器，该计数器的输入端是与该延迟累加电路相导接，当该延迟累加电路在导线上产生一频率的脉波讯号时，可利用该计数器将输入的该脉波讯号累计，并将该脉波讯号转换为数字讯号；一微处理机，该微处理机的输入端是与该计数器的输出端相导接，该微处理机是读取该计数器的输出讯号，并分析不同时间的脉波频率，是否产生变化。

本发明方法其特征在于该方法是利用一延迟累加电路设有至少一具开集极(开汲极)的逻辑元件，该具开集极(开汲极)输出端的逻辑元件与另一逻辑元件间的导线即为该测试端，又，该测试端并与一端接设有电源的电阻的另端相导接，包括下列步骤：首先，在该延迟累加电路的测试端接设一等测物；令该延迟累加电路将产生的该振荡脉波在一段区间内允许输入至一计数器，该计数器将该振荡脉波的讯号累计，并令该振荡脉波讯号输入至一微处理机；该微处理机判断所输入的振荡脉波讯号的频率(周期)是否改变，当该微处理机侦测到振荡脉波讯号的频率(周期)改变时，则该微处理机则产生相对应的输出讯号。

为使能对本发明的目的、形状、构造装置特征及其功效，做更进一步的认识与了解，兹举实施例配合附图，详细说明如下：

附图的简单说明：

图1为本发明的一实施例的电路方块图。

图2为本发明的检测波形图。

图3为一般振荡电路的电路图。

图4为一般振荡电路输出振荡脉波脉波的时间--电压波形图。

图5为本发明在延迟累加电路的测试端A的时间--电压波形图。

图6为本发明的延迟累加电路所接设的待测电容值不同时所对应输出的时间--电压波形图。

图7为应用本发明的一实施例图。

图8为静电容侦测板的剖面图。

图9为本发明又一实施例的电路方块图。

图10为本发明的另一实施例的电路方块图。

图11为本发明的另一实施例的电路方块图。

主要元件图号说明：

延迟累加电路10 计数器20 微处理机30 静电容侦测板40

请参阅图1所示，本发明是一种利用延迟累加方式侦测微小静电容变动量的方法及其电路，该电路由一延迟累加电路10、一计数器20及一微处理机30所组成；该延迟累加电路10的一输出端101与该计数器20的脉波输入端CLK相连接，又，该计数器20的输出端Q0、Q1……QN则与该微处理机30的资料输出入端相连接；该延迟累加电路10的测试端A则与一侦测极片4(该侦测极片供感测在其一侧的一导电体41所感应的电容值，本实施例设定该电容值为Cs)相连接。

该延迟累加电路10由多个逻辑元件11、一具开集极(开汲极)输出端的逻辑元件12及一拉升电阻(Pu11 up resistor)R1所组成；该等逻辑元件11、12的输出端111(121)均通过导线与另一相邻的逻辑元件11(12)的输入端110(120)相连接，仅该等逻辑元件11、12组成一具振荡器功能的环形电路；又，该具开集极(开汲极)输出端121的逻辑元件12与一逻辑元件11的输入端110相连接的导线13并与该电阻R1的一端相连接，而该电阻R1的另端则接设有一电源V+，本发明中该延迟累加电路10用以接设侦测极片4的该测试端A即设于该导线13上。

在图1所示的实施例中，该延迟累加电路10的该等逻辑元件11、12均是为反闸，且为令该等反闸所组成的环形电路为一振荡电路，该等反闸的个数和为奇数个，又，该延迟累加电路10的输出端101是选择与该测试端A在同一位置，但，实施时并不局限于此。

按，一般环形振荡电路的设计，请参阅图3所示，该环形振荡电路上的该等反闸14的讯号繁延延迟(Propagation delay)分别为tp1、tp2……tpN；当该环形振荡电路接上电源时，则该延迟累加电路10以繁延延时间T1(T1＝tp1+tp2+……tpN)产生一固定频率的脉冲波讯号140，请参阅图4所示，其中，由于该等反闸14的输出阻抗值均设计为相当小，故当该等反闸14的输出由低电压转变为高电压时，即可迅速地转变，且此一迅速转变将令该脉波讯号141的充电电压上升相当迅速，故，即使上述的环形振荡电路设有一侦测点S，且该侦测点S所接设的侦测极片发生静电容变化时，则观察该测试端S所接设的侦测极片发生静电容变化时，则观察该测试端S的充电电压曲线，如图4中的CS0、CS1及CS2(CS0＜CS1＜CS2)所示的对应曲线图，亦无法有效地观察、侦测出微小静电容变动所产生的差异。

本发明为令该延迟累加电路10的该测试端所产生的脉冲讯号，可更方便地被解析起见，特别选择以一具开集极(开汲极)输出端的逻辑元件(如图1所示的逻辑元件12)，并在该开集极(开汲极)输出端的一侧并接设一拉升电阻(PU11 up resistor)，以令该测试端输入侧相连接的逻辑元件所量测的充电电压曲线可如图5所示更加平缓且便于解析。

参阅图5所示，该充电电压曲线V是指该延迟累加电路10经过繁延延迟时间T3(T3＝tp1+tp2+…+tpN)后，在该测试端所量得的测试电压值的变化曲线，即电源V+对该电阻R1、侦测端上的输入电容Ci及该侦测极片的电容值Cs的充电电压值，该充电电压值V＝(V+)·{1-exp-[t/R1·(Ci+Cs)]}，其中，该测试端的充放电的周期为T4。

请参阅图6所示，当测试端A的充电电压V大于该反闸的输入高电压VIH时(该输入高电压VIH，是指令该等反闸的输出为低电压准位的最小输入电压值)，则该测试端A所量得的充电电压值，在充电到达VIH电压，再经过繁延迟时间T3后，则该测试端A的电压值又转变为低电压。

参阅图6所示，当该测试端A处所接设的待测物电容值分别为Cs2、Cs1及Cs0时，且该待测物产生的电容值的大小顺序为Cs2＞Cs1＞Cs0时，由充电电压V的公式可知，待测物电容值愈大，则该延迟累加电路10所产生的振荡脉波的周期愈大(亦即振荡脉波的频率愈小)，故，由图6中可看出，当该侦测极片的电容值分别为Cs0及Cs1时所产生的周期差是为TS1，又，当该待测物的电容值分别为Cs1及Cs2时，则二对应振荡脉波产生的周期差是为TS2，故，在不同时间下，以一Tw时间区间允许计数器20，累计量测该延迟累加电路10输出端的振荡脉波的周期(或频率)，并比较周期(或频率)是否变动，即可确知该测试端A所接设的待测物电容值是否有发生改变。

再参阅图1所示，该计数器20是将该延迟累加电路10输出的脉波讯号累计，并将该脉冲讯号转变为数位讯号，输出至该微处理机30；该微处理机30即比对输入振荡脉波的频率(周期)，可侦测出侦测极片的电容值是否有所变动。

该计数器20动作时，需先将计数器20重置(RESET)，在一Tw时间区间允许该计数器20对该振荡脉波的讯号累计，并将该振荡脉波的频率数字化，再输出至该微处理机30，令该微处理机30侦测输入的脉波讯号的频率(周期)是否发生改变，当该微处理机30侦测到该脉波讯号的频率发生改变时，该微处理机30即产生一相对应的讯号。

请参阅图7所示，是应用本发明的一实施例，该实施例是设有一静电容侦测板40，请参阅图8所示，该静电容侦测板40设有三绝缘板S1、S2及S3；该绝缘板S1上置设有多个等间隔纵向排列的导电极片Y1、Y2…YN，又在该等导电极片Y1、Y2…YN上方则设有该绝缘板S2，而该绝缘板S2上方则放置有多个等间隔横向排列的导电极片X1、X2…XN，又，该等横向排列的导电极片X1、X2…XN上方并置设有该绝缘板S3。

该静电容侦测板40在所设的该等导电极片X1、X2…XN、Y1、Y2…YN的一端，均接设有一电容侦测电路5(该电容侦测电路5是为延迟累加电路10与该计数器20的组合电路)，又，该等电容侦测电路5的输出端则与该微处理机30相接。

当使用者将手指放置在该静电容侦测板40上时，因人的手指为一导电体，故，该静电容侦测板40对应该手指下方的导电极片上，匀产生一静电容Cs，例如，当手指放置的位置是在导电极片X1及Y4的上方位置时，则该导电极片X1及Y4均会依与手指的距离产生相对应大小的静电容值，使该电容侦测电路5即将产生的振荡脉波的数字化频率值，输入至该微处理机30，该微处理机30即以判断出该静电容侦测板40上被手指触碰的正确位置；故，应用本发明的该静电容侦测板40，即可作为一种电脑的以手指触摸的游标控制器或绘图的输入装置，其功能不仅相当理想，且制造成本亦相当经济。

该延迟累加电路10中的环形电路，可为多种不同功能的逻辑元件所组成，请参阅图9所示，该等逻辑元件11可由偶数个反闸11及一具开集极(开汲极)反及闸12所组成，其中，该具开集极(开汲极)的反及闸12，亦可为一具三态输出端的反及闸，请参阅图10所示，该环形电路中的该等多个逻辑元件11亦可为奇数个反闸11及一缓冲闸12所组成，且该缓冲闸12是可为一具开集极(开汲极)输出端或三态输出端的缓冲闸12。

请参阅图11所示，在图1中所示的该延迟累加电路10的电阻R1，亦可接设在该具开集极(开汲极)或三态的逻辑元件12输出端120与该测试端A之间，因电阻R1不与该电源V相接设方式，亦可将该测试端A的充电常数提高，而达到与图1所示的实施例相同的效果，又，该延迟累加电路10中任二逻辑元件11间的导接位置处，亦均可选择为与该计数器20相导接的输出端101，其输出至该计数器20及该微处理机30后，亦均可量得所产生的电容值变化。

以上所述，仅为本发明最佳的一具体实施例，惟本发明的构造特征并不局限于此，任何熟悉该项技术者在本发明领域内，可轻易思及的变化或修饰，例如将反闸以反或闸或排斥或闸等不同功能的逻辑元件等效一延迟累加电路，如该等逻辑元件亦可为奇数个反或闸所组成，或该等逻辑元件亦可为奇数个排斥或闸所组成，或该延迟累加电路可为奇数个反及闸与偶数个非反闸所组成，皆应涵盖在本案的技术范围内。

Claims

1、一种利用延迟累加方式侦测微小静电容变动量的电路，其特征在于该电路包括：

一延迟累加电路，该延迟累加电路为一振荡电路，该振荡电路是由多个逻辑元件、至少一反向逻辑元件及至少一拉升电阻相接所设组成的环形电路，其中，该延迟累加电路设有至少一具开集极(开汲极)的逻辑元件，该具开集极(开汲极)输出端的逻辑元件与另一逻辑元件间的导线即是为一测试端，又，该具开集极(开汲极)的逻辑元件的输出端并与该拉升电阻相接设；

一计数器，该计数器的输入端是与该延迟累加电路相导接，当该延迟累加电路在导线上产生一频率的脉波讯号时，可利用该计数器将输入的该脉波讯号累计，并将该脉波讯号转换为数字讯号；

一微处理机，该微处理机的输入端是与该计数器的输出端相导接，该微处理机是读取该计数器的输出讯号，并分析不同时间的脉波频率，是否产生变化。

2、如权利要求1所述的利用延迟累加方式侦测微小静电容变动量的电路，其特征在于该具开集极(开汲集)输出端的逻辑元件亦可为具三态输出级的逻辑元件。

3、如权利要求1或2所述的利用延迟累加方式侦测微小静电容变动量的电路，其特征在于该拉升电阻可接设在该具开集极(开汲极)逻辑元件的输出端及一电源之间。

4、如权利要求1或2所述的利用延迟累加方式侦测微小静电容变动量的电路，其特征在于该拉升电阻可接设在该具开集极(开汲极)逻辑元件的输出端及另一逻辑元件输入端之间。

5、如权利要求1或2所述的利用延迟累加方式侦测微小静电容变动量的电路，其特征在于该延迟累加电路的该等逻辑元件可为奇数个反闸所组成。

6、如权利要求1或2所述的利用延迟累加方式侦测微小静电容变动量的电路，其特征在于该延迟累加电路的该等逻辑元件可为奇数个反闸所组成及偶数个非反闸所组成。

7、如权利要求1或2所述的利用延迟累加方式侦测微小静电容变动量的电路，其特征在于该等逻辑元件亦可为奇数个反及闸所组成。

8、如权利要求1或2所述的利用延迟累加方式侦测微小静电容变动量的电路，其特征在于该等逻辑元件亦可为奇数个反或闸所组成。

9、如权利要求1或2所述的利用延迟累加方式侦测微小静电容变动量的电路，其特征在于该等逻辑元件亦可为奇数个排斥或闸所组成。

10加权利要求1或2所述的利用延迟累加方式侦测微小静电容变动量的电路，其特征在于该延迟累加电路可为奇数个反及闸与偶数个非反闸所组成。

11、一种利用延迟累加方式侦测微小静电容的方法，其特征在于该方法是利用一延迟累加电路设有至少一具开集极(开汲极)的逻辑元件，该具开集极(开汲极)输出端的逻辑元件与另一逻辑元件间的导线即为该测试端，又，该测试端并与一端接设有电源的电阻的另端相导接，包括下列步骤：

首先，在该延迟累加电路的测试端接设一等测物；

令该延迟累加电路将产生的该振荡脉波在一段区间内允许输入至一计数器，该计数器将该振荡脉波的讯号累计，并令该振荡脉波讯号输入至一微处理机；

该微处理机判断所输入的振荡脉波讯号的频率(周期)是否改变，当该微处理机侦测到振荡脉波讯号的频率(周期)改变时，则该微处理机则产生相对应的输出讯号。