KR200248348Y1 - 주파수 검출 장치 - Google Patents

Abstract

본 고안은 보다 안정적인 주파수 검출을 통해 칩의 보안성 및 안정성을 보장하는 주파수 검출 장치를 제공하기 위한 것으로, 이를 위해 본 고안은 임의의 주파수 대역에서 동작하는 칩으로 입력되는 클럭 신호의 주파수가 상기 주파수 대역 내의 주파수인지를 검출하기 위한 주파수 검출 장치에 있어서, 공정 변화에 대해 비교적 변화가 작은 트랜지스터의 문턱 전압을 이용하여 안정된 기준 전압을 발생하는 기준 전압 발생 수단; 상기 기준 전압 발생 수단으로부터의 기준 전압에 제어받으며 상기 주파수 대역의 상한 주파수를 가지는 클럭 신호를 생성하는 제1 클럭 신호 생성 수단; 상기 기준 전압 발생 수단으로부터의 기준 전압에 제어받으며 상기 주파수 대역의 하한 주파수를 가지는 클럭 신호를 생성하는 제2 클럭 신호 생성 수단; 상기 시스템으로 입력되는 입력 클럭 신호 및 상기 제1 클럭 신호 생성 수단으로부터의 상기 상한 주파수를 가지는 클럭 신호를 입력받아 비교 동작하기 위한 제1 주파수 비교 수단; 상기 제1 주파수 비교 수단으로부터 출력되는 제1 및 제2 비교 결과 신호에 응답하여 전하 펌핑 동작을 수행하여 제1 출력 신호를 출력하기 위한 제1 전하 펌핑 수단; 상기 입력 클럭 신호 및 상기 제2 클럭 신호 생성 수단으로부터의 상기 하한 주파수를 가지는 클럭 신호를 입력받아 비교 동작하기 위한 제2 주파수 비교 수단; 및 상기 제2 주파수 비교 수단으로부터 출력되는 제3 및 제4 비교 결과 신호에 응답하여 전하 펌핑 동작을 수행하여 제2 출력 신호를 출력하기 위한 제2 전하 펌핑 수단을 포함하고, 바람직하게 상기 제1 전하 펌핑 수단의 출력단 및 접지전원단 사이에 연결되는 제1 충방전 수단; 및 상기 제2 전하 펌핑 수단의 출력단 및 접지전원단 사이에 연결되는 제2 충방전 수단을 더 포함한다.

Description

주파수 검출 장치

본 고안은 반도체 회로에 관한 것으로, 특히 보안 유지가 필요한 칩에서의 주파수 검출을 위한 주파수 검출 장치(frequency detector)에 관한 것이다.

일반적으로, 스마트 카드(smart card) IC(Integration Circuit) 등과 같이 보안을 요구하는 칩은 시스템 주파수의 안정성을 검사하여 보안을 유지하기 위한 주파수 검출 회로를 구비하고 있다.

도 1은 종래 기술에 따른 주파수 검출 회로이다.

도면에 도시된 바와 같이, 종래의 주파수 검출 회로는 기준 전압을 발생하는 기준 전압 발생부(10)와, 클럭 신호에 직접 연결되어 적분 회로로 사용되는 커패시터(C)와, 기준 전압 발생부(10) 및 커패시터(C)에 연결되어 기준 전압(11) 및 커패시터(C)에 의해 적분된 클럭 신호를 비교하여 그 비교 결과에 따라 칩의 리셋 신호를 출력하는 비교기(12)로 이루어진다.

그러나, 상기와 같이 구성된 종래의 주파수 검출 회로에서는 클럭 신호가 "하이(high)" 및 "로우(low)" 레벨로 클럭킹하는 동안 적분 회로로 동작하는 커패시터(C)의 정전압값이 흔들리게 되는 리플(ripple) 현상이 일어나게 되는 데, 이러한 리플 현상으로 인한 불안정한 값이 비교기(12)를 통해 비교됨으로써 그 비교 결과에 큰 오차가 발생하게되고, 따라서 보안을 유지해야 하는 칩의 안정성에 큰 문제가 발생하게 된다.

본 고안은 상기 문제점을 해결하기 위하여 안출된 것으로써, 보다 안정적인 주파수 검출을 통해 칩의 보안성 및 안정성을 보장하는 주파수 검출 장치를 제공하는데 그 목적이 있다.

도 1은 종래 기술에 따른 주파수 검출 회로도.

도 2는 본 고안에 따른 주파수 검출 장치의 일실시 회로도.

* 도면의 주요 부분에 대한 설명

20 : 기준 전압 발생부 30, 40 : 전압 제어 링 오실레이터

50, 60 : 주파수 비교기 70, 80 : 전하 펌핑부

C1, C2 : 루프 필터 커패시터

상기 목적을 달성하기 위한 본 고안은 임의의 주파수 대역에서 동작하는 칩으로 입력되는 클럭 신호의 주파수가 상기 주파수 대역 내의 주파수인지를 검출하기 위한 주파수 검출 장치에 있어서, 공정 변화에 대해 비교적 변화가 작은 트랜지스터의 문턱 전압을 이용하여 안정된 기준 전압을 발생하는 기준 전압 발생 수단; 상기 기준 전압 발생 수단으로부터의 기준 전압에 제어받으며 상기 주파수 대역의 상한 주파수를 가지는 클럭 신호를 생성하는 제1 클럭 신호 생성 수단; 상기 기준 전압 발생 수단으로부터의 기준 전압에 제어받으며 상기 주파수 대역의 하한 주파수를 가지는 클럭 신호를 생성하는 제2 클럭 신호 생성 수단; 상기 시스템으로 입력되는 입력 클럭 신호 및 상기 제1 클럭 신호 생성 수단으로부터의 상기 상한 주파수를 가지는 클럭 신호를 입력받아 비교 동작하기 위한 제1 주파수 비교 수단; 상기 제1 주파수 비교 수단으로부터 출력되는 제1 및 제2 비교 결과 신호에 응답하여 전하 펌핑 동작을 수행하여 제1 출력 신호를 출력하기 위한 제1 전하 펌핑 수단; 상기 입력 클럭 신호 및 상기 제2 클럭 신호 생성 수단으로부터의 상기 하한 주파수를 가지는 클럭 신호를 입력받아 비교 동작하기 위한 제2 주파수 비교 수단; 및 상기 제2 주파수 비교 수단으로부터 출력되는 제3 및 제4 비교 결과 신호에 응답하여 전하 펌핑 동작을 수행하여 제2 출력 신호를 출력하기 위한 제2 전하 펌핑 수단을 포함하여 이루어진다.

바람직하게, 본 고안은 상기 제1 전하 펌핑 수단의 출력단 및 접지전원단 사이에 연결되는 제1 충방전 수단; 및 상기 제2 전하 펌핑 수단의 출력단 및 접지전원단 사이에 연결되는 제2 충방전 수단을 더 포함하여 이루어진다.

이하, 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자가 본 고안의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 고안의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 본 고안에 따른 주파수 검출 장치의 일실시 회로도이다.

도면에 도시된 바와 같이, 본 고안에 따른 주파수 검출 장치는 공정 변화에 대해 비교적 변화가 작은 트랜지스터의 문턱 전압(threshold voltage)을 이용하여 안정된 기준 전압을 발생하는 기준 전압 발생부(20), 기준 전압 발생부(20)로부터의 기준 전압에 제어받으며 시스템이 원하는 주파수의 상한 주파수를 가지는 클럭 신호를 출력하는 전압 제어 링 오실레이터(30), 기준 전압 발생부(20)로부터의 기준 전압에 제어받으며 시스템이 원하는 주파수의 하한 주파수를 가지는 클럭 신호를 출력하는 전압 제어 링 오실레이터(40), 시스템의 입력 클럭 신호와 전압 제어 링 오실레이터(30)로부터 출력되는 상한 주파수를 가지는 클럭 신호를 입력받아 비교 동작한 후 비교 결과 신호(Up1, Down1)를 출력하는 주파수 비교기(50), 시스템의 입력 클럭 신호와 전압 제어 링 오실레이터(40)로부터 출력되는 하한 주파수를 가지는 클럭 신호를 입력받아 비교 동작한 후 비교 결과 신호(Up2, Down2)를 출력하는 주파수 비교기(60), 주파수 비교기(50)로부터 출력되는 비교 결과 신호(Up1, Down1)에 응답하여 펌핑 동작을 수행하는 전하 펌핑부(70), 주파수 비교기(60)로부터 출력되는 비교 결과 신호(Up2, Down2)에 응답하여 펌핑 동작을 수행하는 전하 펌핑부(80), 전하 펌핑부(70)의 출력단과 접지전원단 사이에 연결되는 루프 필터 커패시터(C1) 및 전하 펌핑부(80)의 출력단과 접지전원단 사이에 연결되는 루프 필터 커패시터(C2)로 이루어진다. 여기서, 시스템 클럭 신호가 상한 주파수를 넘어서는 지를 나타내는 최종출력 정전압 값(out_up)은 전하 펌핑부(70)의 출력단으로부터 출력되며, 시스템 클럭 신호가 하한 주파수를 넘어서는 지를 나타내는 최종출력 정전압 값(out_down)은 전하 펌핑부(80)의 출력단으로부터 출력된다.

구체적으로, 기준 전압 발생부(20)는 전원전압단 및 접지전원단 사이에 직렬연결되는 PMOS 트랜지스터(PM1) 및 NMOS 트랜지스터(NM1)로 구성되되, 각 게이트단이 PMOS 트랜지스터(PM1) 및 NMOS 트랜지스터(NM1)의 공통 드레인단에 연결되며, PMOS 트랜지스터(PM1) 및 NMOS 트랜지스터(NM1)의 공통 드레인단으로부터 기준 전압이 출력된다.

그리고, 전압 제어 링 오실레이터(30)는 서로 직렬연결되는 다수의 인버터와(도면에는 3개의 인버터만을 도시하였음), 기준 전압을 게이트로 입력받아 상기 인버터를 각각 제어하기 위한 전류 소오스용 NMOS 트랜지스터(NM4 내지 NM6)로 이루어진다. 이때, 인버터와 전류 소오스용 NMOS 트랜지스터의 개수는 상한 주파수에 따라 가변적으로 설계되어진다.

마찬가지로, 전압 제어 링 오실레이터(40) 역시, 서로 직렬연결되는 다수의 인버터와(도면에는 3개의 인버터만을 도시하였음), 기준 전압을 게이트로 입력받아 상기 인버터를 각각 제어하기 위한 전류 소오스용 NMOS 트랜지스터(NM7 내지 NM9)로 이루어진다. 이때, 인버터와 전류 소오스용 NMOS 트랜지스터의 개수는 하한 주파수에 따라 가변적으로 설계되어진다.

다음으로, 전하 펌핑부(70)는 전원전압단 및 접지전원단 사이에 직렬연결되며, 게이트로 주파수 비교기(50)로부터 출력되는 비교 결과 신호(Up1)를 입력받는 PMOS 트랜지스터(PM2) 및 게이트로 주파수 비교기(50)로부터 출력되는 비교 결과 신호(Down1)를 입력받는 NMOS 트랜지스터(NM2)로 이루어진다.

동일하게, 전하 펌핑부(80)는 전원전압단 및 접지전원단 사이에 직렬연결되며, 게이트로 주파수 비교기(60)로부터 출력되는 비교 결과 신호(Up2)를 입력받는 PMOS 트랜지스터(PM3) 및 게이트로 주파수 비교기(60)로부터 출력되는 비교 결과 신호(Down2)를 입력받는 NMOS 트랜지스터(NM3)로 이루어진다.

도 2를 참조하여, 상기와 같이 구성된 본 고안에 따른 주파수 검출 장치의 동작을 아래에 설명한다.

먼저, 기준 전압 발생부(20)로부터 트랜지스터의 문턱 전압을 이용하여 안정적인 기준 전압을 발생하고, 이 기준 전압을 이용하여 시스템이 원하는 주파수의 상한 주파수와 하한 주파수를 결정한다. 결정된 상한 및 하한 주파수를 가지는 클럭 신호의 발생을 위해 전압 제어 링 오실레이터(30, 40)를 적절히 설계한 후 상한 주파수를 가지는 클럭 신호와 하한 주파수를 가지는 클럭 신호를 생성한다.

그리고, 주파수 비교기(50)에서 전압 제어 링 오실레이터(30)로부터 생성된 상한 주파수의 클럭 신호와 시스템의 입력 클럭 신호를 입력받아 주파수 비교 동작을 수행하여, 시스템 입력 클럭 신호가 상한 주파수의 클럭 신호에 비해 높은 주파수를 가지는 경우 비교 결과 신호(Down1)를 인에이블시켜 출력하고, 시스템 입력 클럭 신호가 상한 주파수의 클럭 신호에 비해 낮은 주파수를 가지는 경우 비교 결과 신호(Up1)를 인에이블시켜 출력한다. 동일하게, 주파수 비교기(60)에서는 전압 제어 링 오실레이터(40)로부터 생성된 하한 주파수의 클럭 신호와 시스템의 입력 클럭 신호를 입력받아 주파수 비교 동작을 수행하여, 시스템 입력 클럭 신호가 하한 주파수의 클럭 신호에 비해 높은 주파수를 가지는 경우 비교 결과 신호(Down2)를 인에이블시켜 출력하고, 시스템 입력 클럭 신호가 하한 주파수의 클럭 신호에 비해 낮은 주파수를 가지는 경우 비교 결과 신호(Up2)를 인에이블시켜 출력한다.

따라서, 주파수 비교기(50, 60)로부터의 이러한 비교 결과 신호에 따라 전하 펌핑부(70, 80)가 펌핑 동작을 수행하게 되고, 전하 펌핑부(70, 80)의 출력에 응답하여 각기 연결된 커패시터(C1, C2)가 충방전 동작을 수행하게 된다. 이때, 커패시터(C1, C2)를 충분히 작게 설계하여 비교 결과 신호가 여러번 들어오는 동안에 완전한 충방전 동작을 수행할 수 있도록 한다.

만약, 시스템 입력 클럭 신호가 상한 주파수보다 높아지면 주파수 비교기(50)로부터 인에이블된 비교 결과 신호(Down1)가 출력되고, 그 비교 결과 신호(Down1)에 의해 전하 펌핑부(70)의 NMOS 트랜지스터(NM2)가 턴-온되어 커패시터(C1)에 저장된 전하가 방전된다. 따라서, 이러한 비교 결과 신호(Down1)가 여러번 발생함에 따라 전하 펌핑부(70)의 PMOS 트랜지스터(PM2)를 통해 커패시터(C1)에 충전되어 있던 전하가 완전 방전되어 최종출력 정전압 값(out_up)으로 논리값 "0"이 출력된다.

반대로, 시스템 입력 클럭 신호가 하한 주파수보다 낮아지면 주파수 비교기(60)로부터 비교 결과 신호(Up2)가 출력되고, 그 비교 결과 신호(Up2)에 의해 전하 펌핑부(80)의 PMOS 트랜지스터(PM3)가 턴-온되어 커패시터(C2)가 충전된다. 따라서, 최종출력 정전압 값(out_down)으로 논리값 "1"이 출력된다.

통상적으로, 상기의 상한 주파수 비교 동작 및 하한 주파수 비교 동작은 각기 따로 이루어지며, 이러한 비교 동작을 통해 출력되는 최종출력 정전압 값(out_up, out_down)을 통해 입력 클럭 신호의 주파수가 시스템이 원하는 주파수 대역을 벗어났는 지를 판단하고, 그 판단에 따라 적절히 이후 동작을 수행하게 된다.

결론적으로, 공정 변화에 비교적 안정적인 기준 전압을 이용하여 시스템이 원하는 상한 주파수 및 하한 주파수를 결정하고, 결정된 상한 및 하한 주파수를 가지는 클럭 신호와 시스템 입력 클럭 신호를 각각 비교 동작함으로써 입력 클럭 신호의 주파수를 보다 안정적으로 검출할 수 있다.

본 고안의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 고안의 기술 분야의 통상의 전문가라면 본 고안의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 고안은, 공정 변화에 비교적 안정적인 기준 전압을 이용하여 시스템이 원하는 상한 주파수 및 하한 주파수를 결정하고, 결정된 상한 및 하한 주파수를 가지는 클럭 신호와 시스템 입력 클럭 신호를 각각 비교 동작함으로써 시스템 입력 클럭 신호의 주파수를 보다 안정적으로 검출하여 보안 유지가 필요한 칩의 안정성을 보장하는 탁월한 효과가 있다.

Claims (10)

1. 임의의 주파수 대역에서 동작하는 칩으로 입력되는 클럭 신호의 주파수가 상기 주파수 대역 내의 주파수인지를 검출하기 위한 주파수 검출 장치에 있어서,

   공정 변화에 대해 비교적 변화가 작은 트랜지스터의 문턱 전압을 이용하여 안정된 기준 전압을 발생하는 기준 전압 발생 수단;

   상기 기준 전압 발생 수단으로부터의 기준 전압에 제어받으며 상기 주파수 대역의 상한 주파수를 가지는 클럭 신호를 생성하는 제1 클럭 신호 생성 수단;

   상기 기준 전압 발생 수단으로부터의 기준 전압에 제어받으며 상기 주파수 대역의 하한 주파수를 가지는 클럭 신호를 생성하는 제2 클럭 신호 생성 수단;

   상기 시스템으로 입력되는 입력 클럭 신호 및 상기 제1 클럭 신호 생성 수단으로부터의 상기 상한 주파수를 가지는 클럭 신호를 입력받아 비교 동작하기 위한 제1 주파수 비교 수단;

   상기 제1 주파수 비교 수단으로부터 출력되는 제1 및 제2 비교 결과 신호에 응답하여 전하 펌핑 동작을 수행하여 제1 출력 신호를 출력하기 위한 제1 전하 펌핑 수단;

   상기 입력 클럭 신호 및 상기 제2 클럭 신호 생성 수단으로부터의 상기 하한 주파수를 가지는 클럭 신호를 입력받아 비교 동작하기 위한 제2 주파수 비교 수단; 및

   상기 제2 주파수 비교 수단으로부터 출력되는 제3 및 제4 비교 결과 신호에 응답하여 전하 펌핑 동작을 수행하여 제2 출력 신호를 출력하기 위한 제2 전하 펌핑 수단

   을 포함하여 이루어지는 주파수 검출 장치.
2. 제 1 항에 있어서,

   상기 제1 전하 펌핑 수단의 출력단 및 접지전원단 사이에 연결되는 제1 충방전 수단; 및

   상기 제2 전하 펌핑 수단의 출력단 및 접지전원단 사이에 연결되는 제2 충방전 수단

   을 더 포함하여 이루어지는 주파수 검출 장치.
3. 제 1 항 또는 제 2 항에 있어서, 상기 기준 전압 발생 수단은,

   전원전압단 및 접지전원단 사이에 직렬연결되는 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하고, 각 게이트단이 상기 PMOS 트랜지스터 및 상기 NMOS 트랜지스터의 공통 드레인단에 연결되며 상기 PMOS 트랜지스터 및 상기 NMOS 트랜지스터의 공통 드레인단으로부터 상기 기준 전압이 출력되는 주파수 검출 장치.
4. 제 1 항 또는 제 2 항에 있어서, 상기 제1 및 제2 클럭 신호 생성 수단은 각각,

   소정의 상기 상한 주파수 또는 상기 하한 주파수의 클럭 신호를 생성하기 위해 서로 직렬연결되는 다수의 반전 수단을 구비한 링 오실레이터; 및

   상기 기준 전압을 게이트로 입력받아 상기 반전 수단을 제어하기 위한 다수의 전류 소오스용 NMOS 트랜지스터

   를 포함하여 이루어지는 주파수 검출 장치.
5. 제 2 항에 있어서, 상기 제1 주파수 비교 수단은,

   상기 제1 클럭 신호 생성 수단으로부터 출력되는 상기 상한 주파수의 클럭 신호와 상기 입력 클럭 신호를 입력받아 주파수 비교 동작을 수행하여 상기 입력 클럭 신호가 상기 상한 주파수의 클럭 신호보다 높은 주파수를 가질 때 상기 제1 비교 결과 신호를 인에이블시켜 출력하고, 상기 입력 클럭 신호가 상기 상한 주파수의 클럭 신호보다 낮은 주파수를 가질 때 상기 제2 비교 결과 신호를 인에이블시켜 출력하는 것을 특징으로 하는 주파수 검출 장치.
6. 제 5 항에 있어서, 상기 제1 전하 펌핑 수단은,

   전원전압단 및 접지전원단 사이에 직렬연결되며, 게이트로 상기 제1 주파수 비교 수단으로부터의 제2 비교 결과 신호를 입력받는 PMOS 트랜지스터 및 게이트로 상기 제1 주파수 비교 수단으로부터의 제1 비교 결과 신호를 입력받는 NMOS 트랜지스터

   를 포함하여 이루어지는 주파수 검출 장치.
7. 제 6 항에 있어서, 상기 제1 충방전 수단은,

   상기 입력 클럭 신호가 상기 상한 주파수의 클럭 신호보다 높은 주파수를 가질 때 저장된 전하를 완전 방전하여 논리값 "0"을 상기 제1 출력 신호로 출력하는 것을 특징으로 하는 주파수 검출 장치.
8. 제 2 항에 있어서, 상기 제2 주파수 비교 수단은,

   상기 제2 클럭 신호 생성 수단으로부터 출력되는 상기 하한 주파수의 클럭 신호와 상기 입력 클럭 신호를 입력받아 주파수 비교 동작을 수행하여 상기 입력 클럭 신호가 상기 하한 주파수의 클럭 신호보다 높은 주파수를 가질 때 상기 제3 비교 결과 신호를 인에이블시켜 출력하고, 상기 입력 클럭 신호가 상기 하한 주파수의 클럭 신호보다 낮은 주파수를 가질 때 상기 제4 비교 결과 신호를 인에이블시켜 출력하는 것을 특징으로 하는 주파수 검출 장치.
9. 제 8 항에 있어서, 상기 제2 전하 펌핑 수단은,

   전원전압단 및 접지전원단 사이에 직렬연결되며, 게이트로 상기 제2 주파수 비교 수단으로부터의 제4 비교 결과 신호를 입력받는 PMOS 트랜지스터 및 게이트로 상기 제2 주파수 비교 수단으로부터의 제3 비교 결과 신호를 입력받는 NMOS 트랜지스터

   를 포함하여 이루어지는 주파수 검출 장치.
10. 제 9 항에 있어서, 상기 제2 충방전 수단은,

    상기 입력 클럭 신호가 상기 하한 주파수의 클럭 신호보다 낮은 주파수를 가질 때 전하를 완전 충전하여 논리값 "1"을 상기 제2 출력 신호로 출력하는 것을 특징으로 하는 주파수 검출 장치.