CN103684398B - 一种抗emi lin总线信号驱动器 - Google Patents

Abstract

本发明提供一种抗EMI LIN总线信号驱动器，包括：连接一信号输入端用以通过冲放电电流控制所述信号输入端输入的信号斜率的斜率控制单元，连接所述斜率控制单元的轨到轨输出缓冲单元，连接所述斜率控制单元及轨到轨输出缓冲单元的跨导放大单元，以及连接所述跨导放大单元的驱动输出单元，本发明采用PMOS型晶体管实现驱动输出单元输入端的电压最高可达VCC，提高了驱动电路的最大驱动能力。由于采用低输入阻抗的跨导运算放大器，在保证驱动输出单元输入端等效输入阻抗小，高抗EMI性能的同时，负反馈方式使得驱动输出单元输入端端电压具有很强的信号跟随能力，提高信号斜率的可控性。

Description

一种抗EMI LIN总线信号驱动器

技术领域

本发明涉及汽车电子领域，尤其指涉及微电子与固体电子技术和集成电路抗电磁干扰领域，特别是涉及一种用于汽车内部电子器件之间进行通信的抗EMI LIN总线信号驱动器。

背景技术

LIN(Local Interconnection Network)总线是一种结构简单、配置灵活的新型串行通信网络。主要应用于汽车内部诸多电子控制单元之间的通信，为目前在汽车行业内广泛使用的现场总线（如CAN总线）提供辅助作用。由于汽车内电磁环境恶劣，经常受到高的电磁干扰（Electromagnetic Interference，EMI），使得LIN总线驱动器输出的总线信号发生严重失真，导致通信错误。

美国专利US7940076B2中曾提出的抗EMI LIN驱动器设计方案，如图1所示的驱动电路10，包括连接输入端20的输入电路12，连接所述输入电路12的缓冲器14，以及连接所述缓冲器及输入电路12的输出驱动器16，于所述的驱动电路10中由于采用了NMOS型调整管64，使得从驱动输入端24连接处向左看的等效输入阻抗小，从输出电压总线26上耦合到驱动输入端24上的EMI干扰信号大幅衰减，再加上运算放大器60的反馈调节能力，该设计方案就有很高的抗EMI能力。但是，由于NMOS型调整管64采用源级跟随器的连接方式，使得驱动输入端24上的最高电压比VCC低一个阈值电压，严重制约晶体管72的驱动能力，致使输出电压总线26上的信号显性（低电压）时可能无法被拉至2V以内，进而无法满足LIN协议的要求。

在现有技术中再有一种LIN总线驱动电路，请参阅图2及图3，图2显示为一种传统的LIN总线驱动电路示意图，图3显示为图2中驱动管MO受EMI干扰时的小信号模型的等效电路示意图，在所述的驱动管MO受EMI干扰时的小信号模型如下：

$H\left(s\right)=\frac{V_{\mathrm{gs}}\left(s\right)}{V_{\mathrm{emi}}\left(s\right)}\≈\frac{s{C}_{\mathrm{gd}}{R}_o{R}_{\mathrm{drv}}}{s^{2}k{R}_{\mathrm{drv}}{R}_s{R}_o+\mathrm{sA}+R_o}$

$H_{\max }=\frac{C_{\mathrm{gd}}{R}_o{R}_{\mathrm{drv}}}{A};$ ${\mathrm{\ω}}_0=\sqrt{\frac{1}{{\mathrm{kR}}_{\mathrm{drv}}{R}_s}};$

A=(C_gs+C_gd)R_drvR_o+(C_ds+C_gd)R_sR_o+(C_gd+C_gs)R_sR_drv

k=C_gdC_ds+C_gdC_gs+C_gsC_ds.

其中：H（s）表示EMI干扰信号耦合到M0栅端的信号传输函数（S域表达式），Hmax表示H(s)的最大值，ω0表示H(s)达到最大值Hmax时EMI信号的角频率，Rdrv为M0管栅端对地阻抗，Ro为M0输出电阻，CL为负载电容，Cgd、Cgs和Cds分别为栅漏、栅源和漏源端电容，Rs为干扰信号源内阻，Vgs（s）表示栅源电压信号在S域的表达式（拉普拉斯变换），Vemi（s）表示EMI信号在S域表达式（其中，公式中的A和K为对应H(s)、Hmax中的缩写）。由于M0作为驱动管尺寸较大，当工作在线性区时，其导通电阻Ro很小，Hmax较小，因此EMI信号在M0栅端大幅度衰减。而当M0处于截止或饱和状态时，由于Ro很大，受到严重EMI干扰，也就是说，上述电路结构及其模型在无干扰信号时可以正常工作，但是当加入干扰信号时，信号受到严重干扰。因此尽可能可能减小Rdrv和Cgd是提高抗EMI性能的有效途径。

因此，如何提供一种新的LIN总线信号驱动器，以解决上述现有技术中的种种缺陷与不足，实已成为本领域从业者亟待克服的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种抗EMI LIN总线信号驱动器，用于解决现有技术中总线信号发生严重失真的问题。

为实现上述目的及其他相关目的，本发明提供一种抗EMI LIN总线信号驱动器，其特征在于，包括：连接一信号输入端用以通过冲放电电流控制所述信号输入端输入的信号斜率的斜率控制单元，连接所述斜率控制单元的轨到轨输出缓冲单元，连接所述斜率控制单元及轨到轨输出缓冲单元的跨导放大单元，以及连接所述跨导放大单元的驱动输出单元，其中，所述轨到轨输出缓冲单元用于将所述控制斜率控制单元输出的斜率信号与所述跨导放大器间进行隔离，所述跨导放大单元用于检测所述驱动输出单元输入端的电压并通过负反馈实现所述驱动输出单元输入端信号的强跟随性能。

优选地，所述斜率控制单元包括晶体管M1，晶体管P1，第一偏置电流源Ibias0，第二偏置电流源Ibias1，以及电容C1，其中，所述信号输入端分别连接所述晶体管M1及晶体管P1的栅极，所述第一偏置电流源Ibias0连接于所述晶体管P1的源极和电源Vcc之间，所述第二偏置电流源Ibias1连接于所述晶体管M1的源极和地之间，所述晶体管M1及晶体管P1的漏极分别连接所述电容C1的第一端，所述电容C1的第二端连接电源Vcc，其中，第一偏置电流源Ibias0等于第二偏置电流源Ibias1，所述斜率控制单元通过控制电容C1的充放电电流以控制所述信号输入端输入的信号斜率。

优选地，所述轨到轨输出缓冲单元包括轨到轨输入输入输出模拟缓冲器。

优选地，所述轨到轨输出缓冲单元包括轨到轨运算放大器，所述轨到轨运算放大器的正相输入端连接所述电容C1的第一端及所述晶体管M1及晶体管P1的漏极，所述轨到轨运算放大器的反相输入端连接其输出端。

优选地，所述跨导放大单元包括跨导运算放大器及晶体管P2，其中，所述跨导运算放大器的反相输入端连接所述轨到轨运算放大器的输出端，所述跨导运算放大器的正相输入端连接所述晶体管P2的漏极，所述跨导运算放大器的输出端连接所述晶体管P2的栅极，所述晶体管P2的源极连接所述电容C1的第二端及电源Vcc。

优选地，所述跨导放大单元包括跨导运算放大器，晶体管P2以及晶体管M3，其中，所述跨导运算放大器的反相输入端连接所述轨到轨运算放大器的输出端，所述跨导运算放大器的正相输入端连接所述晶体管P2的漏极，所述跨导运算放大器的输出端连接所述晶体管P2的栅极，所述晶体管P2的源极连接所述电容C1的第二端及电源Vcc，所述晶体管M3的栅极连接所述跨导运算放大器的输出端以及所述晶体管P2的栅极，所述晶体管M3的漏极连接所述跨导运算放大器的正相输入端以及所述晶体管P2的漏极，所述晶体管M3的源极接地。

优选地，所述跨导运算放大器为低输入阻抗的跨导运算放大器。

优选地，所述驱动输出单元包括晶体管M2，第一二极管D1，第二二极管D2，以及上拉电阻R1，其中，所述上拉电阻R1串联在电源VS与所述第二二极管D2的正极之间，所述第二二极管D2的负极连接所述第一二极管D1的正极，所述第一二极管D1的负极连接所述晶体管M2的漏极，所述晶体管M2的源极接地，所述晶体管M2的栅极连接所述晶体管P2的漏极，所述第二二极管D2的负极和第一二极管D1的正极连接所述驱动输出单元的信号输出端。

如上所述，本发明提出了一种抗EMI LIN总线信号驱动器，包括斜率控制模块、轨到轨输出缓冲器、低输入阻抗跨导放大器、调节输出晶体管、功率驱动晶体管和上拉负载器件构成。采用PMOS型晶体管实现驱动输出单元输入端的电压最高可达VCC，提高了驱动电路的最大驱动能力。由于采用低输入阻抗的跨导运算放大器，在保证驱动输出单元输入端等效输入阻抗小，高抗EMI性能的同时，负反馈方式使得驱动输出单元输入端端电压具有很强的信号跟随能力，提高信号斜率的可控性。

附图说明

图1显示为现有技术中的抗EMI LIN驱动器电路示意图。

图2显示为另一种传统的LIN总线驱动电路示意图。

图3显示为图2中驱动管MO受EMI干扰时的小信号模型的等效电路示意图。

图4显示为本发明的抗EMI LIN总线信号驱动器的一种实施方式中的原理图。

图5显示为本发明的抗EMI LIN总线信号驱动器的另一种实施方式中的原理图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

请参阅图4，本发明提供一种抗EMI LIN总线信号驱动器，应用于汽车内部诸多电子控制单元之间的通信电路中，所述的抗EMI LIN总线信号驱动器包括：斜率控制单元11、轨到轨输出缓冲单元13、跨导放大单元15、以及驱动输出单元17。

所述斜率控制单元11连接一信号输入端，于本实施例中，所述信号输入端例如为TXD的信号发送端，用以通过冲放电电流控制所述信号输入端输入的信号斜率，具体地，请参阅图1，所述斜率控制单元11包括晶体管M1，晶体管P1，第一偏置电流源Ibias0，第二偏置电流源Ibias1，以及电容C1，其中，所述信号输入端分别连接所述晶体管M1及晶体管P1的栅极，所述第一偏置电流源Ibias0连接于所述晶体管P1的源极和电源Vcc之间，所述第二偏置电流源Ibias1连接于所述晶体管M1的源极和地之间，所述晶体管M1及晶体管P1的漏极分别连接所述电容C1的第一端，所述电容C1的第二端连接电源Vcc，其中，第一偏置电流源Ibias0等于第二偏置电流源Ibias1（即，Ibias0=Ibias1），所述斜率控制单元11通过控制电容C1的充放电电流以控制所述信号输入端输入的信号斜率。

所述轨到轨输出缓冲单元13连接所述斜率控制单元11，用于将所述控制斜率控制单元11输出的斜率信号与所述跨导放大器间进行隔离。具体地，所述轨到轨输出缓冲单元13包括轨到轨输入输入输出模拟缓冲器或轨到轨运算放大器。请参阅图1，于本实施例中，轨到轨模拟缓冲器采用输入/输出轨到轨运算放大器构成的单位增益放大器，主要实现控制斜率信号与低输入阻抗跨导放大器间的隔离，增强驱动能力。

所述轨到轨输出缓冲单元13包括轨到轨运算放大器，所述轨到轨运算放大器的正相输入端连接所述电容C1的第一端及所述晶体管M1及晶体管P1的漏极，所述轨到轨运算放大器的反相输入端连接其输出端。

所述跨导放大单元15连接所述斜率控制单元11及轨到轨输出缓冲单元13，用于检测所述驱动输出单元17输入端的电压并通过负反馈实现所述驱动输出单元17输入端信号的强跟随性能，也就是说，通过负反馈实现所述驱动输出单元17输入端的信号跟经斜率控制单元11斜率调制的信号变化的一致性

具体地，所述跨导运算放大器为低输入阻抗的跨导运算放大器。于本实施例中，所述跨导放大单元15包括跨导运算放大器及晶体管P2，其中，所述跨导运算放大器的反相输入端连接所述轨到轨运算放大器的输出端，所述跨导运算放大器的正相输入端连接所述晶体管P2的漏极，所述跨导运算放大器的输出端连接所述晶体管P2的栅极，所述晶体管P2的源极连接所述电容C1的第二端及电源Vcc。

所述驱动输出单元17连接所述跨导放大单元15，于本实施例中，所述驱动输出单元17包括晶体管M2，第一二极管D1，第二二极管D2，以及上拉电阻R1，其中，所述上拉电阻R1串联在电源VS与所述第二二极管D2的正极之间，所述第二二极管D2的负极连接所述第一二极管D1的正极，所述第一二极管D1的负极连接所述晶体管M2的漏极，所述晶体管M2的源极接地，所述晶体管M2的栅极连接所述晶体管P2的漏极，所述第二二极管D2的负极和第一二极管D1的正极连接所述驱动输出单元17的信号输出端（图示中的LIN端）。

所述的低输入跨导运算放大器实现了晶体管M2栅端的低等效输入阻抗，具有很强的抗EMI性能。同时通过检测晶体管M2端电压，负反馈连接方法实现晶体管M2栅端信号的强跟随性能，和抗干扰调节能力。

为PMOS调整管的晶体管P2增强跨导运算放大器的电流驱动能力，避免了为NMOS调整管的晶体管M2造成的M2栅端电压最高低于VCC一个阈值电压的限制。

为功率驱动晶体管的晶体管M2和上拉负载器件采用符合LIN协议要求的带上拉二极管（第二二极管D2）和上拉电阻R1（30K欧），及防电流倒流的二极管（第一二极管D1）构成的负载器件。

在另一中实施方式中，所述的所述跨导放大单元15还可以为另一种实施形态，即，在上面描述的实施方式中的基础上增加了一个为NMOS管的晶体管M3，具体如图5所示，所述跨导放大单元15包括跨导运算放大器，晶体管P2以及晶体管M3，其中，所述跨导运算放大器的反相输入端连接所述轨到轨运算放大器的输出端，所述跨导运算放大器的正相输入端连接所述晶体管P2的漏极，所述跨导运算放大器的输出端连接所述晶体管P2的栅极，所述晶体管P2的源极连接所述电容C1的第二端及电源Vcc，所述晶体管M3的栅极连接所述跨导运算放大器的输出端以及所述晶体管P2的栅极，所述晶体管M3的漏极连接所述跨导运算放大器的正相输入端以及所述晶体管P2的漏极，所述晶体管M3的源极接地。

由于集成电路中低输入、输出阻抗的电路结构通常采用包含二极管连接形式的MOS场效应管，因此低输入阻抗跨导运算放大器输入端最低电压要比地电压高一个阈值电压值Vth（约0.7V），即晶体管M2栅端最低电压为0.7V左右，使得驱动管处在亚导通状态，相对产生较大静态功耗。增加M3管后，当晶体管M2栅端达到Vth时，晶体管P2关断、晶体管M3将晶体管M2栅端电压拉至地电位，晶体管M2管完全关断。

综上所述，本发明采用PMOS型晶体管实现驱动输出单元输入端的电压最高可达VCC，提高了驱动电路的最大驱动能力。由于采用低输入阻抗的跨导运算放大器，在保证驱动输出单元输入端等效输入阻抗小，高抗EMI性能的同时，负反馈方式使得驱动输出单元输入端端电压具有很强的信号跟随能力，提高信号斜率的可控性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种抗EMI LIN总线信号驱动器，其特征在于，包括：连接一信号输入端用以通过冲放电电流控制所述信号输入端输入的信号斜率的斜率控制单元，连接所述斜率控制单元的轨到轨输出缓冲单元，连接所述斜率控制单元及轨到轨输出缓冲单元的跨导放大单元，以及连接所述跨导放大单元的驱动输出单元，其中，所述轨到轨输出缓冲单元用于将所述斜率控制单元输出的斜率信号与所述跨导放大单元间进行隔离，所述跨导放大单元用于检测所述驱动输出单元输入端的电压并通过负反馈实现所述驱动输出单元输入端信号的强跟随性能；其中，所述跨导放大单元包括跨导运算放大器及晶体管P2，其中，所述跨导运算放大器的反相输入端连接所述轨到轨输出缓冲单元的输出端，所述跨导运算放大器的正相输入端连接所述晶体管P2的漏极，所述跨导运算放大器的输出端连接所述晶体管P2的栅极，所述晶体管P2的源极连接一电容C1的第二端及电源Vcc。

2.根据权利要求1所述的抗EMI LIN总线信号驱动器，其特征在于：所述斜率控制单元包括晶体管M1，晶体管P1，第一偏置电流源Ibias0，第二偏置电流源Ibias1，以及电容C1，其中，所述信号输入端分别连接所述晶体管M1及晶体管P1的栅极，所述第一偏置电流源Ibias0连接于所述晶体管P1的源极和电源Vcc之间，所述第二偏置电流源Ibias1连接于所述晶体管M1的源极和地之间，所述晶体管M1及晶体管P1的漏极分别连接所述电容C1的第一端，所述电容C1的第二端连接电源Vcc，其中，第一偏置电流源Ibias0的电流等于第二偏置电流源Ibias1的电流，所述斜率控制单元通过控制电容C1的充放电电流以控制所述信号输入端输入的信号斜率。

3.根据权利要求1所述的抗EMI LIN总线信号驱动器，其特征在于：所述轨到轨输出缓冲单元包括轨到轨输入输出模拟缓冲器。

4.根据权利要求2所述的抗EMI LIN总线信号驱动器，其特征在于：所述轨到轨输出缓冲单元包括轨到轨运算放大器，所述轨到轨运算放大器的正相输入端连接所述电容C1的第一端及所述晶体管M1及晶体管P1的漏极，所述轨到轨运算放大器的反相输入端连接其输出端。

5.根据权利要求4所述的抗EMI LIN总线信号驱动器，其特征在于：所述跨导放大单元还包括晶体管M3，其中，所述晶体管M3的栅极连接所述跨导运算放大器的输出端以及所述晶体管P2的栅极，所述晶体管M3的漏极连接所述跨导运算放大器的正相输入端以及所述晶体管P2的漏极，所述晶体管M3的源极接地。

6.根据权利要求5所述的抗EMI LIN总线信号驱动器，其特征在于：所述跨导运算放大器为低输入阻抗的跨导运算放大器。

7.根据权利要求5所述的抗EMI LIN总线信号驱动器，其特征在于：所述驱动输出单元包括晶体管M2，第一二极管D1，第二二极管D2，以及上拉电阻R1，其中，所述上拉电阻R1串联在电源VS与所述第二二极管D2的正极之间，所述第二二极管D2的负极连接所述第一二极管D1的正极，所述第一二极管D1的负极连接所述晶体管M2的漏极，所述晶体管M2的源极接地，所述晶体管M2的栅极连接所述晶体管P2的漏极，所述第二二极管D2的负极和第一二极管D1的正极连接所述驱动输出单元的信号输出端。