JP5191812B2

JP5191812B2 - 通信処理装置

Info

Publication number: JP5191812B2
Application number: JP2008152549A
Authority: JP
Inventors: 晶也山口; 顕太郎三上; 充武田
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2008-06-11
Filing date: 2008-06-11
Publication date: 2013-05-08
Anticipated expiration: 2028-06-11
Also published as: JP2009302705A

Description

本発明は、通信処理装置に関するものである。

近年、マイクロコントローラ等のチップのパッケージサイズ縮小に伴い入出力端子数の削減が進んでおり、このようなチップでは有効端子が増えると大きなメリットがある。このため、有効端子数を増やすために、チップに電源を供給する電源線を利用してデータ信号の送受信（以下、電源線通信と称す）が行われている。

例えば特許文献１などで、電力供給用の電力線を介して電子制御ユニット間で電流通信を行っている技術が開示されている。
特開平１１−６８６２６号公報

電源線通信では、マイクロコントローラに供給される直流の電源電圧にデータ信号が重畳されて送信される。しかし、近年マイクロコントローラの微細化や省電力化のため、電源電圧は低下傾向にあり、電源電圧に重畳された信号によっては、マイクロコントローラの動作限度以下に電圧を下げてしまう可能性がある。この場合、マイクロコントローラに瞬間的にパワーオンリセットがかかる可能性があり、マイクロコントローラの誤動作を引き起こす恐れがある。

本発明の一態様は、電源電位にデータを重畳させて通信を行うデータ処理装置であって、前記電源電位を受ける端子と、通信回路と、前記通信回路に接続され、前記通信回路から出力されるデジタルデータを微分した波形を前記端子に出力する出力回路と、を備え、前記出力回路が出力する微分波形の振幅の絶対値は、前記デジタルデータの立ち上がり若しくは立ち下がりの一方に対応する微分波形と、前記デジタルデータの立ち上がり若しくは立ち下がりの他方に対応する微分波形とで異なる通信処理装置である。

本発明の別の態様は、電源電圧が印加された電力線を介して通信を行う通信処理装置であって、一端が前記電力線に接続される容量素子と、前記容量素子の他端に接続され、送信信号の出力時に、前記容量素子の他端に電位の変化を与える充放電回路と、を備え、前記充放電回路は、前記容量素子の他端の電位を下降させる場合には、前記容量素子に対する充電若しくは放電時の時定数を段階的に変化させる通信処理装置である。

本発明の更に別の態様は、電源電圧が印加された電力線を介して通信を行う通信処理装置であって、一端が前記電力線に接続される容量素子と、前記容量素子の他端に接続され、送信信号を出力時に、前記容量素子の他端の電位を上昇させ、その後、前記上昇させた前記容量素子の他端の電位を、複数回に分けて下降させる充放電回路と、を有する通信処理装置である。

本発明によれば、電源電位に重畳されるデジタルデータを微分した波形の一方の振幅を他方より小さくすることで、電源電位を必要以上に低下させなくすることができる。

本発明によれば、電源線に重畳される信号によって引き起こされる通信処理装置の誤作動を防ぐことが出来る。

発明の実施の形態
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明の通信処理装置をプリント基板上に配置されたマイクロコントローラチップに適用したものである。

図１に本実施の形態にかかるマイクロコントローラ１００及び２００を用いた電源線通信システムの構成を示す。マイクロコントローラ１００及び２００は、お互いが接続された電源線を利用してデータ信号の送受信を行っている。なお、マイクロコントローラ１００と２００は、本発明の観点から同様の構成となっている。よって、構成等の詳細な説明はマイクロコントローラ１００についてのみ行う。

図１に示すように、マイクロコントローラ１００は、送信回路１１０と、受信回路１２０と、制御回路１３０と、ローパスフィルタ１４０とを有している。

また、マイクロコントローラ２００とは、電源線３００で接続されている。その電源線３００に、例えばＤＣ５Ｖの電源電圧ＶＤＤが端子３２０からローパスフィルタ３１０を経て印加されている。この電源線３００がマイクロコントローラ１００及び２００の電源端子１５０と接続される。よって、この電源線３００に印加される電源電圧ＶＤＤによりマイクロコントローラ１００及び２００が動作する。

ローパスフィルタ３１０は、誘電素子Ｌ１を有する。ローパスフィルタ３１０は、電源電圧ＶＤＤを供給する電源電圧端子３２０と、電源線３００との間に接続される。ローパスフィルタ３１０は、電源電圧ＶＤＤに重畳される送受信信号が端子３２０側に漏れ出さないようにする目的で設置されている。

ここで、図１の本実施の形態の電源線通信システムが、機器に実装された場合、どのように構成されているかを説明するため、図２に一例としての斜視図を示す。図２に示すように、プリント基板４００上に、外部電源入力端子４０１と、レギュレータ４０２と、ローパスフィルタ３１０と、マイクロコントローラ１００、２００と、ＩＣチップ４０３が配置されている。なお、図１と同じ符号が付されたものは、図２においても同じ構成を指すものとする。

まず、外部電源（不図示）から外部電源入力端子４０１を経て、レギュレータ４０２に電圧が印加される。レギュレータ４０２は、例えばＤＣ５Ｖを配線上のノードＡに供給する。なお、レギュレータ４０２の出力電圧が図１における電源電圧ＶＤＤに相当し、レギュレータ４０２の出力端子が図１における電源電圧端子３２０に相当する。

ノードＡには、ＩＣチップ４０１とローパスフィルタ３１０が接続されており、ＩＣチップ４０３は、このＤＣ５Ｖを電源電圧として動作する。なお、ＩＣチップ４０３は、電力線通信機能を有さない通常のＩＣチップであるため、図１において記載していない。

ローパスフィルタ３１０は、ノードＡと電源線３００間に配置されており、電源線３００とノードＡ間の交流信号成分を遮断している。電源線３００は、マイクロコントローラ１００と２００を接続している。よって、ローパスフィルタ３１０により、マイクロコントローラ１００と２００は、この電源線３００を通じてのみ信号の送受信を行っている。

なお、これは一例であり、プリント基板上のマイクロコントローラ間の電源線通信に限定されない。よって、例えば、プリント基板上の配線による電源線通信ではなく、ケーブル等で電源線通信を行うシステムでもかまわない。以上が図２についての説明である。

ローパスフィルタ１４０は、誘電素子等により構成される。ローパスフィルタ１４０は、制御回路１３０の電源入力端子Ｖｉｎ端子（ノードＣ）と電源端子１５０との間に接続される。ローパスフィルタ１４０は、ローパスフィルタ３１０と同様の働きをする。つまり、電源電圧ＶＤＤに重畳される送受信信号が制御回路１３０側に漏れ出さないようにする目的で設置されている。よって、ノードＣ及び制御回路１３０のＶｉｎ端子には、このローパスフィルタ１４０を経た電源電圧ＶＤＤが供給されている。

送信回路１１０は、多段トランジスタ回路１１１（充放電回路）と、容量素子Ｃ１とを有する。図３に多段トランジスタ回路１１１の詳細な構成を示す。図３に示すように、多段トランジスタ回路１１１は、ＰＭＯＳトランジスタＭＰ１と、ＮＭＯＳトランジスタＭＮ１〜ＭＮ５と、抵抗素子Ｒ１１〜Ｒ１５とを有している。また、多段トランジスタ回路１１１は、制御回路１３０のデータ出力端子Ｄｏｕｔ１〜Ｄｏｕｔ５と接続される。なお、便宜上、記号「Ｄｏｕｔ１」〜「Ｄｏｕｔ５」はデータ出力端子名を示すと同時に、そのデータ出力端子から出力されるハイレベル又はロウレベルの出力データ制御信号を示すものとする。

ＰＭＯＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ１のゲートには、データ出力端子Ｄｏｕｔ１と接続される。また、ＮＭＯＳトランジスタＭＮ２〜ＭＮ５は、それぞれデータ出力端子Ｄｏｕｔ２〜Ｄｏｕｔ５と接続される。また、ＰＭＯＳトランジスタＭＰ１は、ソースが電源電圧ＶＤＤ端子１１２、ドレインがノードＢに接続される。ここで、電源電圧ＶＤＤ端子１１２は、図１のノードＣの電位を利用して電源電圧ＶＤＤを供給している。

また、抵抗素子Ｒ１１〜Ｒ１５のそれぞれ一方の端子が、ノードＢに接続される。また、抵抗素子Ｒ１１〜Ｒ１５の他方の端子が、それぞれＮＭＯＳトランジスタＭＮ１〜ＭＮ５のドレインに接続される。また、ＮＭＯＳトランジスタＭＮ１〜ＭＮ５のソースが接地端子に接続される。抵抗素子Ｒ１１〜Ｒ１５の抵抗値は、例えば、２ｋΩ、１．５ｋΩ、８５０Ω、４００Ω、７０Ω、１Ωのようにそれぞれ異なるよう構成される。なお、ＮＭＯＳトランジスタＭＮ１〜ＭＮ５のオン抵抗を調整して設計することで抵抗素子Ｒ１１〜Ｒ１５を省略することもできる。その場合、ＮＭＯＳトランジスタＭＮ１が最もオン抵抗の高いものとし、ＮＭＯＳトランジスタＭＮ５まで順にオン抵抗を低くするよう設計する。

容量素子Ｃ１は、一方の端子（以後、端子ａと称す）がノードＢ、他方の端子（以後、端子ｂと称す）が送信回路１１０の出力端子、つまり、マイクロコントローラ１００の電源端子１５０と接続される。よって、容量素子Ｃ１の端子ｂには電源電圧ＶＤＤが印加されている。容量素子Ｃ１は、出力データ制御信号Ｄｏｕｔ１〜Ｄｏｕｔ５に応じて多段トランジスタ回路１１１のノードＢに現れる信号に対し、ハイパスフィルタとして機能する。例えばノードＢ、つまり容量素子Ｃ１の端子ａの電位が急激に立ち上がった場合、その立ち上がりに応じた電位が、端子ｂにも現れる。この端子ｂに現れた電位は、所定の時定数をもって徐々に低下し、いずれ電源電圧ＶＤＤに戻る。逆に容量素子Ｃ１の端子ａの電位が急激に立ち下がった場合、その立ち下がりに応じた電位が、端子ｂにも現れる。この電位も、所定の時定数を持って徐々に上昇し、いずれ電源電圧ＶＤＤに戻る。つまり、ハイパスフィルタである容量素子Ｃ１は、端子ａに印加される急峻な電位変化の信号成分（以後、高周波信号と称す）のみを端子ｂに伝達する。ここで、容量素子Ｃ１の端子ａに印加される信号がデジタルデータのような矩形波の場合、そのデジタルデータを微分した波形が端子ｂに現れるとみなすことができる。以上このように、容量素子Ｃ１はノードＢの電位の変移に対応した高周波信号を電源端子１５０側に出力する。よって、送信回路１１０は、制御回路１３０からのＤｏｕｔ１〜Ｄｏｕｔ５の出力データ制御信号を、容量素子Ｃ１と多段トランジスタ回路１１１により高周波の送信信号ＶＷＡＶＥに変換し、電源電圧ＶＤＤに重畳して電源線３００に出力する。

なお、上記のような容量素子Ｃ１のハイパスフィルタとしての動作は、容量素子Ｃ１が充電状態でも放電状態でもかまわない。例えば、容量素子Ｃ１の両端の電位が共に電源電圧ＶＤＤで、両端の電位差がなく（放電状態）、端子ａの電位を接地電位まで下降させる場合を考える。この場合、容量素子Ｃ１の端子ａの電位が急激に立ち下がると、端子ｂの電位も追従して立ち下がり、高周波信号を電源端子１５０側に出力する。この後、端子ｂは電源電圧ＶＤＤが印加されているため、徐々に上昇する。この上昇時に、容量素子Ｃ１は両端の電位差に応じた電荷が充電される。

逆に例えば、容量素子Ｃ１の端子ａが電源電圧ＶＤＤ以上の電位が印加されており（充電状態）、電源電圧ＶＤＤまで下降させる場合を考える。この場合でも、容量素子Ｃ１の端子ａの電位が急激に立ち下がると、端子ｂの電位も追従して立ち下がり、高周波信号を電源端子１５０側に出力する。この後、端子ｂは電源電圧ＶＤＤが印加されているため、徐々に上昇する。この上昇時に容量素子Ｃ１は充電していた電荷を徐々に放電する。

受信回路１２０は、抵抗素子Ｒ１〜Ｒ６と、コンパレータ１２１とを有する。抵抗素子Ｒ１とＲ２は、電源端子１５０と接地端子間に直列で接続される。抵抗素子Ｒ１とＲ２はノードＤで接続される。よって、ノードＤには、電源線３００に供給される電源電圧ＶＤＤと、それに重畳された高周波信号ＶＷＡＶＥを抵抗素子Ｒ１とＲ２とで分圧した電位が生じる。

抵抗素子Ｒ３とＲ４は、ノードＣと接地端子間に直列で接続される。抵抗素子Ｒ３とＲ４はノードＥで接続される。よって、ノードＥには、ノードＣに供給される電圧を抵抗素子Ｒ３とＲ４とで分圧した電位が生じる。

コンパレータ１２１は、ノードＤとＥの電位の差を増幅し、それを受信信号Ｄｉｎとして制御回路１３０へ送る。なお、便宜上、記号「Ｄｉｎ」は、コンパレータ１２１が出力する受信信号を示すと同時に、制御回路１３０のデータ入力端子名を示すものとする。

制御回路１３０は、データ送信時に、送信回路１１０に対してハイレベル又はロウレベルの制御信号Ｄｏｕｔ１〜Ｄｏｕｔ５を出力する。また、受信回路１２０から受信信号Ｖｉｎを入力し、受信データとして処理する。また、制御回路１３０は、マイクロコントローラ１００のコアロジック回路でもあり、送信回路１１０の送信信号制御や、受信回路１２０からの受信信号処理以外の処理も行っている。よって、制御回路１３０の電源入力端子Ｖｉｎに供給される電圧が、最低動作電圧以下になるとマイクロコントローラ１００全体にパワーオンリセットがかかるものとする。

なお、マイクロコントローラ１００は、接地電位供給用の接地電源端子１６０を有する。この接地端子１６０は、特に図示しないが、マイクロコントローラ１００内の各回路の接地端子と接続され、接地電位を供給している。

次に、マイクロコントローラ１００の送信部１１０の動作を図面を参照しながら詳細に説明する。図４にマイクロコントローラ１００の送信部１１０の動作のタイミングチャートを示す。なお、ここでは時刻ｔ１〜ｔ１２まで送信データ「１」、時刻ｔ１２〜ｔ１９まで送信データ「０」を、マイクロコントローラ１００がマイクロコントローラ２００に送信するものとする。また、容量素子Ｃ１は、時刻ｔ１までに充電されているものとする。

まず、時刻ｔ１〜ｔ１３までの送信データ「１」の送信信号ＶＷＡＶＥの生成動作を説明する。

時刻ｔ１に制御回路１３０からロウレベルの制御信号Ｄｏｕｔ１〜Ｄｏｕｔ５が出力される。これにより、ＰＭＯＳトランジスタＭＰ１がオンとなり、ＮＭＯＳトランジスタＭＮ１〜ＭＮ５がオフになる。よって、電源電圧ＶＤＤが容量素子Ｃ１の端子ａと接続され、電源電圧ＶＤＤが容量素子Ｃ１の端子ａにかかる。一方、容量素子Ｃ１は充電されているため、容量素子Ｃ１の端子ｂ側に、電源電圧ＶＤＤを中心電位とした正電位側のパルス状の信号Ａが発生する。この信号Ａは徐々に電位が下がり、所定の時定数を持って電源電圧ＶＤＤとなる。

その後、時刻ｔ２に制御信号Ｄｏｕｔ１がハイレベルになる。これにより、ＰＭＯＳトランジスタＭＰ１がオフ、ＮＭＯＳトランジスタＭＮ１がオンとなる。よって、電源電圧ＶＤＤとノードＢとが遮断され、接地電位とノードＢが抵抗素子Ｒ１１を介して接続される。このことにより、電源電圧ＶＤＤを中心電位とした負電位側のパルス状の信号Ｂ１が発生する。この信号Ｂ１は、徐々に電位が上がり、所定の時定数を持って電源電圧ＶＤＤとなる。

時刻ｔ３に制御信号Ｄｏｕｔ２がハイレベルになる。これにより、ＮＭＯＳトランジスタＭＮ２がオンとなる。よって、このとき接地電位とノードＢが並列接続の抵抗素子Ｒ１１、Ｒ１２を介して接続される。このことにより、負電位側のパルス状の信号Ｂ２が発生する。この信号Ｂ２も、信号ＶＷＡＶＥ３と同様、徐々に電位が上がり、所定の時定数を持って電源電圧ＶＤＤとなる。

以後、時刻ｔ４〜ｔ６の各時刻において、それぞれ制御信号Ｄｏｕｔ３〜Ｄｏｕｔ５がハイレベルになる。これにより、各時刻において、ＮＭＯＳトランジスタＭＮ３〜ＭＮ５がオンとなる。よって、各時刻において、接地電位とノードＢが、それぞれ並列接続の抵抗素子Ｒ１１〜Ｒ１３、Ｒ１１〜Ｒ１４、Ｒ１１〜Ｒ１５を介して接続される。このことにより、時刻ｔ４〜ｔ６の各時刻において、それぞれ負電位側のパルス状の信号Ｂ３〜Ｂ５が発生する。なお、信号Ｂ３〜Ｂ５も、徐々に電位が上がり、所定の時定数を持って電源電圧ＶＤＤとなる。

そして以後、時刻ｔ７〜ｔ１２において、上述した時刻ｔ１〜ｔ６と同様の動作が行われ、時刻ｔ１２で送信データ「１」の送信信号ＶＷＡＶＥの生成動作が終了する。

次に、時刻ｔ１３〜ｔ２０までの送信データ「０」の送信信号ＶＷＡＶＥの生成動作を説明する。但し、時刻ｔ１３〜ｔ１８までは、時刻ｔ１〜ｔ６と同様の動作を行うため、説明は省略する。時刻ｔ１８からは制御信号Ｄｏｕｔ１〜Ｄｏｕｔ５がロウレベルにならず、ハイレベルを保持する。つまり、時刻ｔ１９からｔ２０までの期間、送信信号ＶＷＡＶＥは、信号Ａ、Ｂ１〜Ｂ５が発生せず、電源電圧ＶＤＤのままである。

ここで、時刻ｔ１〜ｔ７までの期間を期間Ａとすると、時刻ｔ７〜ｔ１３、時刻ｔ１３〜ｔ１９では、期間Ａと同様の動作を行っている。つまり、送信回路１１０は、送信信号ＶＷＡＶＥを生成するにあたり、送信データが「１」のとき、期間Ａの信号Ａ、Ｂ１〜Ｂ５が２回発生し、送信データが「０」のとき、期間Ａの信号Ａ、Ｂ１〜Ｂ５が前半の１回しか発生しない。

ここで、期間Ａにおける、信号Ａ、Ｂ１〜Ｂ５の発生動作を図面を参照しながら詳細に説明する。図５に期間Ａの容量素子Ｃ１の端子ｂに発生する電位Ｖｃ１、つまり、信号ＶＷＡＶＥの電位波形と、端子ａに流れる電流Ｉｃ１の絶対値の電流波形を示す。

まず、時刻ｔ１以前は、容量素子Ｃ１は充電されている。このため、容量素子Ｃ１の両端子ａ、ｂ間には所定の電位差Ｖａが生じている。端子ｂ側の電位はＶＤＤである。端子ｂに流れる電流は０Ａとなっている。

時刻ｔ１において、図４でも説明したが、ＰＭＯＳトランジスタＭＰ１のみオンで、ＮＭＯＳトランジスタＭＮ１〜ＭＮ５は全てオフである。よって、容量素子Ｃ１の端子ａに電源電圧ＶＤＤの電位が印加される。このとき、容量素子Ｃ１は充電済みのため、Ｖｃ１は、ＶＤＤ＋Ｖａの電位となる。このＶｃ１の電位は、所定の時定数をもって、ＶＤＤへと降下して行く。この端子ｂに発生する正電位側のパルス状の電圧を信号Ａとして利用する。

同じく、時刻ｔ１に端子ｂと同電位の電源電圧ＶＤＤが端子ａにかかるため、容量素子Ｃ１の放電が開始され、容量素子Ｃ１の正極である端子ｂから電流が放出される。つまり、容量素子Ｃ１の端子ａに電流Ｉｃ１が流れる。この電流Ｉｃ１は、容量素子Ｃ１の放出する電荷量が減少するため、所定の時定数をもって減少する。なお、時刻ｔ２付近では、容量素子Ｃ１がほぼ放電状態となるため、電流Ｉｃ１は流れなくなる。

次に、時刻ｔ２において、ＰＭＯＳトランジスタＭＰ１がオフとなり、ＮＭＯＳトランジスタＭＮ１がオンとなる。よって、容量素子Ｃ１の端子ａと接地電位が接続され、容量素子Ｃ１の充電が開始される。しかし、端子ａと接地電位間には、比較的大きい抵抗値の抵抗素子Ｒ１１が存在するため、大きな電流は流れず、時刻ｔ３までに図中の電流Ｉｂ１程度の電流が流れる。

電位Ｖｃ１においても、時刻ｔ２に容量素子Ｃ１の端子ａと接地電位が接続され、抵抗素子Ｒ１１と上記電流Ｉｂ１に応じて、端子ａの電位が所定の電位Ｖｂ１程度下降する。この容量素子Ｃ１の端子ａの電位の下降により、端子ｂの電位も電位Ｖｂ１程度まで下降する。この端子ｂのＶｂ１の電位は、所定の時定数をもって、ＶＤＤへと上昇する。この端子ｂに発生する負電位側のパルス状の電圧を信号Ｂ１として利用する。なお、図５では、下降電位Ｖｂ１を「ΔＶｂ１」と記載する。

以降、時刻ｔ３においても同様の動作が行われる。つまり、時刻ｔ３では、抵抗素子Ｒ１１とＲ１２の合成抵抗を経て容量素子Ｃ１の端子ａと接地電位が接続され、容量素子Ｃ１が充電される。このときの抵抗素子Ｒ１１とＲ１２の合成抵抗に流れる電流により生じる増加分を電流をＩｂ２とする。また、この電流Ｉｂ２と抵抗素子Ｒ１１とＲ１２の合成抵抗により生じる電圧降下をＶｂ２とすると、端子ｂの電位もＶｂ２下降する。この端子ｂのＶｂ２の電位は、所定の時定数をもって、ＶＤＤへと上昇する。この端子ｂに発生する負電位側のパルス状の電圧を信号Ｂ２として利用する。なお、図５では、降下電位Ｖｂ２を「ΔＶｂ２」と記載する。

以下、時刻ｔ４〜ｔ６まで、同様の動作が行われる。時刻ｔ４では、容量素子Ｃ１の端子ｂに、抵抗素子Ｒ１１〜Ｒ１３の合成抵抗に流れる増加電流Ｉｂ３により電圧降下Ｖｂ３が生じる。この電圧降下Ｂｂ３を信号Ｂ３として利用する。時刻ｔ５では、容量素子Ｃ１の端子ｂに、抵抗素子Ｒ１１〜Ｒ１４の合成抵抗に流れる増加電流Ｉｂ４より電圧降下Ｖｂ４が生じる。この電圧降下Ｂｂ４を信号Ｂ４として利用する。時刻ｔ６では、容量素子Ｃ１の端子ｂに、抵抗素子Ｒ１１〜Ｒ１５の合成抵抗に流れる増加電流Ｉｂ５より電圧降下Ｖｂ５が生じる。この電圧降下Ｂｂ５を信号Ｂ５として利用する。そして、最終的に時刻ｔ７で生じた電流Ｉｃ１は、時刻ｔ１で生じた電流と同じになり、再び容量素子Ｃ１の再充電が完了する。

なお、上述した動作からもわかるように、時刻ｔ１においてＰＭＯＳトランジスタＭＰ１がオンになることからノードＢの電位は、所定の電位（ＶＤＤ−Ｖａ）から電源電圧ＶＤＤまで上昇する。そして、時刻ｔ２〜ｔ７にかけて、ＮＭＯＳトランジスタＭＮ１〜ＭＮ５が順にオンになり、再びノードＢの電位を所定の電位（ＶＤＤ−Ｖａ）に下降させる。送信回路１１０は、データ送信時に、このサイクルを繰り返す。このことから、送信回路１１０の多段トランジスタ回路１１１は、一旦上昇させたノードＢの電位を、複数回に分けて下降させる機能を有するともいえる。また、上記所定の電位（ＶＤＤ−Ｖａ）を接地電位としてもよい。

以上、送信回路１１０は、送信信号ＶＷＡＶＥとして、正電位側に大きなパルス状の信号Ａを発生させることができる一方、負電位側には、小さなパルス状の信号Ｂ１〜Ｂ５しか発生させない。つまり、送信回路１１０は、電源線３００に供給される電源電圧ＶＤＤに対し、負電位側に大きな電圧降下を起こさずに、容量素子Ｃ１の充放電動作を行うことが可能となっている。

ここで、マイクロコントローラ１００、２００は、電源線３００に供給される電源電圧ＶＤＤを電源として各種の処理動作を行っている。しかし、この電源電圧ＶＤＤが短時間でも、マイクロコントローラ１００、２００の最低動作電圧以下になった場合、パワーオンリセットがかかり誤動作を起こす可能性がある。つまり、電源線通信において、電源電圧ＶＤＤより、低電位側には可能な限り電圧降下を発生させないようにする必要がある。

ここで、本実施の形態の多段トランジスタ回路の効果を説明するため、図６に示すようなＰＭＯＳトランジスタＭＰ１とＮＭＯＳトランジスタＭＮ１のみで構成されている場合の送信回路１１０の電位Ｖｃ１と、電流Ｉｃ１の波形を図７に示す。なお、図７の時刻ｔ１では、ＰＭＯＳトランジスタＭＰ１がオンとなり、ＮＭＯＳトランジスタＭＮ１がオフであるため図５の時刻ｔ１と同様の動作となり、説明は省略する。

時刻ｔ２において、ＰＭＯＳトランジスタＭＰ１がオフ、ＮＭＯＳトランジスタＭＮ１がオンとなり、容量素子Ｃ１の端子ａと接地電位が接続され、容量素子Ｃ１の充電が開始される。このとき、図７に示すように、端子ａには大きな電圧降下が発生し、端子ｂにも同様の電圧降下が発生する。この電圧降下は、ローパスフィルタ１４０を超えて制御回路１３０の電源入力端子に供給される可能性が高く、マイクロコントローラ１００、２００にパワーオンリセットがかかってしまう。

本実施の形態では、上述したように、送信回路１１０の多段トランジスタ回路１１１が、容量素子Ｃ１の充電時の電圧降下の発生を複数回に分散させるため、電源線３００に供給される電源電圧ＶＤＤに対し、図７で説明した負電位側に大きな電圧降下を起こさない。つまり、電源線３００に供給される電源電圧ＶＤＤが、マイクロコントローラ１００、２００の最低動作電圧以下になるのを防ぐことができる。この効果は、近年のマイクロコントローラの微細化や省電力化により、低電圧化した電源電圧において非常に有効となる。

また、図８に示すように、負電位側に大きな電圧降下を起こさせないために、ノードＢとＮＭＯＳトランジスタＭＮ１の間に抵抗素子Ｒ２０を加えることも考えられる。しかし、負電位側に大きな電圧降下を起こさせないために比較的大きな抵抗値の抵抗素子が必要なため、充電のための時間が長くなり、データの送信能力に悪影響が生じる。

次に、受信回路１２０の動作を図面を参照しながら詳細に説明する。図９に受信回路１２０の動作のタイミングチャートを示す。なお、以下の説明では、マイクロコントローラ１００の送信回路１１０から送信された送信信号ＶＷＡＶＥをコントローラ２００の受信回路１２０が受信する場合を想定する。また、この関係はマイクロコントローラ２００からマイクロコントローラ１００へ送信信号ＶＷＡＶＥが送信された場合でも同様である。

まず、時刻ｔ１にマイクロコントローラ１００の送信回路１１０からの信号Ａが、マイクロコントローラ２００の受信回路１２０に入力される。受信回路１２０は、この信号Ａを抵抗素子Ｒ１とＲ２で分圧し、この電位をノードＤの電位としてコンパレータ１２１の非反転入力端子へ供給する。更に、受信回路１２０は、ノードＣの電位を抵抗素子Ｒ３とＲ４で分圧し、この電位をノードＥの電位としてコンパレータ１２１の反転入力端子へ供給する。よって、コンパレータ１２１は、ノードＥを基準電圧Ｖｅとして、この基準電圧Ｖｅより高い電圧が入力される期間ΔＴｅにおいて、ハイレベルの受信信号Ｄｉｎを制御回路１３０へ出力する。なお、このコンパレータ１２１は、抵抗素子Ｒ５、Ｒ６の抵抗値に応じて決まる増幅率でノードＤとＥの電位差を増幅している。

時刻ｔ２、ｔ３においても時刻ｔ１と同様の動作となる。よって、制御回路１２０は、時刻ｔ１、ｔ２において、つまり時刻ｔ１〜ｔ３の間に、ハイレベルの受信信号Ｄｉｎを２回検出するため、受信データが「１」であると判断する。

また、時刻ｔ３からｔ４の間では、ハイレベルの受信信号Ｄｉｎが１回しか検出されなかったため、制御回路１２０は受信データが「０」であると判断する。なお、時刻ｔ１〜ｔ３、時刻ｔ３〜ｔ４は同じ期間長である
以上の送信回路１１０と受信回路１２０の送受信信号、及び送受信データの関係をまとめると図１０のようになる。この例では、マイクロコントローラ１００の送信回路１１０から送信データが出力され、マイクロコントローラ２００の受信回路１２０で送信データを受信する。

時刻ｔ１〜ｔ３では、マイクロコントローラ１００からの送信データが「１」であるため、制御信号Ｄｏｕｔ１の信号波形が時刻ｔ１、ｔ２において２回ロウレベルになる。よって、マイクロコントローラ１００の送信回路１１０は、パルス信号Ａが時刻ｔ１とｔ２の２回発生した送信信号ＶＷＡＶＥを電源線３００に出力する。

一方、マイクロコントローラ２００の受信回路１２０には、時刻ｔ１、ｔ２に電源線３００に伝送された送信信号ＶＷＡＶＥのパルス信号Ａに応じて、やはり２回のハイレベルの受信信号Ｄｉｎがコンパレータ１２１から制御回路１３０へ入力される。この受信信号Ｄｉｎをマイクロコントローラ２００の制御回路１３０は受信データ「１」として検出する。

同様にして、時刻ｔ３からｔ４では、マイクロコントローラ１００からの送信データが「０」であるため、制御信号Ｄｏｕｔ１の信号波形が時刻ｔ３にロウレベルになる。よって、マイクロコントローラ１００の送信回路１１０は、時刻ｔ３にパルス信号Ａを発生した送信信号ＶＷＡＶＥを電源線３００に出力する。

マイクロコントローラ２００の受信回路１２０には、時刻ｔ３に電源線３００に伝送された送信信号ＶＷＡＶＥのパルス信号Ａに応じて、ハイレベルの受信信号Ｄｉｎがコンパレータ１２１から制御回路１３０へ入力される。その後、時刻ｔ４ではハイレベルの信号Ｄｉｎがコンパレータ１２１から制御回路１３０へ入力されないため、この信号をマイクロコントローラ２００の制御回路１３０は受信データ「０」として検出する。

以後は、同様の動作により、マイクロコントローラ１００の送信回路１１０とマイクロコントローラ２００の受信回路１２０が、データ「１」もしくは「０」を送受信し、電源線３００によるデータ通信を行う。

以上、本実施の形態の電源線通信システムでは、送信回路１１０に多段トランジスタ回路１１１を利用することで、マイクロコントローラ１００、２００等のチップにパワーオンリセットをかけず、電源線通信を行うことが可能である。

なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、送信回路１１０を図１１に示すような、オープンドレイン方式の回路構成としてもよい。この場合、上記実施の形態と比較して低消費電力で動作する。

実施の形態にかかる電源線通信の送受信システムの構成一例である。実施の形態にかかる電源線通信の送受信システムの具体例の斜視図である。実施の形態にかかる送信回路の構成一例である。実施の形態にかかる送信回路の動作のタイミングチャートである。実施の形態にかかる送信回路の動作のタイミングチャートである。従来技術の送信回路の構成一例である。従来技術の送信回路のタイミングチャートである。従来技術の送信回路の構成一例である。実施の形態にかかる受信回路の動作のタイミングチャートである。実施の形態にかかる送受信システムのタイミングチャートである。他の実施の形態にかかる送信回路の構成一例である。

符号の説明

１００、２００マイクロコントローラ
１１０送信回路
１１１多段トランジスタ回路
１２０受信回路
１２１コンパレータ
１３０制御回路
１４０、３１０ローパスフィルタ
１５０、１６０電源端子
Ｃ１容量素子
Ｒ１〜Ｒ６抵抗素子

Claims

電源電位にデータを重畳させて通信を行う通信処理装置であって、
前記電源電位を受ける端子と、
前記データの送信時に、複数のデジタル制御信号を出力する通信回路と、
前記複数のデジタル制御信号に基づいて電位が調整された信号が一端に入力され、前記一端に入力された信号を微分した波形を他端から前記端子に出力する容量素子を有する出力回路と、を備え、
前記出力回路は、前記複数のデジタル制御信号に基づいて、一つの正電位側の微分波形と、前記正電位側の微分波形よりも振幅の小さい複数の負電位側の微分波形と、を所定時間内に前記容量素子から出力し、
前記正電位側の微分波形の出力時に前記容量素子の一端に発生する電流の絶対値と、前記複数の負電位側の微分波形のうちの最後の微分波形の出力時に前記容量素子の一端に発生する電流の絶対値と、が略等しい、
通信処理装置。
前記出力回路は、
前記容量素子の一端に接続され、前記データの出力時に、前記容量素子の一端に電位の変化を与える充放電回路を備え、
前記充放電回路は、
前記容量素子の一端の電位を下降させる場合には、前記容量素子に対する充電若しくは放電時の時定数を大きい値から小さい値に段階的に変化させる請求項１に記載の通信処理装置。
前記充放電回路は、
接地電圧と前記容量素子の一端とを導通状態とする複数のトランジスタとを有し、
前記複数のトランジスタは、前記容量素子に対する充電若しくは放電時の時定数の段階的な変化に応じて順に導通状態にされる、請求項２に記載の通信処理装置。
前記充放電回路は、
前記容量素子の一端と、前記複数のトランジスタのそれぞれとの間に、異なる抵抗値の抵抗素子が接続される請求項３に記載の通信処理装置。
前記端子と対向装置を接続する電力線の電位が、前記電源電位より高い場合、前記電力線上の送信信号を検出したと判断する受信部を更に有する請求項１乃至請求項４のいずれかに記載の通信処理装置。
電源電圧が印加された電力線を介して通信を行う通信処理装置であって、
一端が前記電力線に接続される容量素子と、
前記容量素子の他端に接続され、送信信号を出力時に、前記容量素子の他端の電位を上昇させ、その後、前記上昇させた前記容量素子の他端の電位を、複数回に分けて下降させる充放電回路と、
を有する通信処理装置。
前記充放電回路は、
前記容量素子の他端の電圧を上昇させる場合に、第１の電源電圧と前記容量素子の他端を導通状態とする第１導電型のトランジスタと、
前記容量素子の他端の電圧を下降させる場合に、前記第１の電源電圧より低電位の第２の電源電圧と前記容量素子の他端を導通状態とする複数の第２導電型のトランジスタとを有し、
前記複数の第２導電型のトランジスタは、前記複数回の回数に応じて分けた所定の時間間隔で順に導通状態にされる請求項６に記載の通信処理装置。
前記充放電回路は、
前記容量素子の他端と、前記複数の第２導電型のトランジスタのそれぞれとの間に、異なる抵抗値の抵抗素子が接続される請求項７に記載の通信処理装置。
前記電力線の電圧が、前記電源電圧より高い電圧である場合、前記電力線上の送信信号を検出したと判断する受信部を更に有する請求項６乃至請求項８のいずれか１項に記載の通信処理装置。
前記充放電回路は、前記容量素子の他端の電位を下降させる場合には、前記容量素子に対する充電若しくは放電時の時定数を大きい値から小さい値に段階的に変化させる請求項６乃至請求項９のいずれか１項に記載の通信処理装置。
前記充放電回路は、
接地電圧と前記容量素子の他端とを導通状態とする複数のトランジスタとを有し、
前記複数のトランジスタは、前記容量素子に対する充電若しくは放電時の時定数の段階的な変化に応じて順に導通状態にされる請求項１０に記載の通信処理装置。