CN110348091B - 一种信号延迟模拟装置和应用该装置的仿真装置 - Google Patents

Abstract

为了解决现有延迟模拟方案无法直接模拟双向信号延迟的技术问题，以及应用于双向信号延迟模拟时环境稳定性较低、可重复利用性较低的技术问题，本发明提供了一种信号延迟模拟装置和应用该装置的仿真装置。信号延迟模拟装置包括正向信号延迟传输单元和反向信号延迟传输单元；正向信号延迟传输单元用于进行正方向信号传输的延迟调节并依正向控制信号状态进行信号传输；反向信号延迟传输单元用于进行反方向信号传输的延迟调节并依反向控制信号状态进行信号传输。本发明既能实现直接在双向信号两个方向均增加延迟，也能实现在双向信号任意一个方向上增加延迟，还能实现在单向信号上加入延迟。

Description

一种信号延迟模拟装置和应用该装置的仿真装置

技术领域

本发明属于芯片设计验证技术领域，涉及一种信号延迟模拟装置和应用该装置的仿真装置。

背景技术

对于高速DRAM(动态随机存储器)，由于其数据率非常高(10Gbps+)，因此需要在操作过程中对操作时钟、命令/地址线以及读写数据进行校准(training)。DRAM的这种校准的需求，由MC(存储控制器)及PHY(物理接口IP)来控制完成，在DRAM的MC/PHY仿真测试过程中，校准(training)的仿真测试成为其重要的一环。由于仿真过程中，所有信号都是理想的，这样就要求验证在仿真中造成的各种情况的偏差，以便测试MC/PHY的校准(training)控制功能。

为了验证在仿真中造成的偏差，目前采用数目与单向信号位数相同的固定延迟单元实现延迟模拟，由于延迟单元自身特性，该方案只能用于单向信号的延迟模拟，对于双向信号无法直接应用。如图1所示为现有延迟模拟方案的应用示例，其在用于双向信号的延迟模拟时，需要深入原有模块内部，分别找到其内部单向信号路径的位置，然后对其进行修改，插入固定延迟，因延迟模拟装置完全混合于模块本身，故需要对原有模块修改，这样可能带来由于修改模块而引入的出错风险，降低了环境的稳定性；由于模块升级更新可能需要对模块重新进行修改，降低了可重复利用性；并且所模拟的延迟固定，不可调。

发明内容

为了解决现有延迟模拟方案无法直接模拟双向信号延迟的技术问题，以及应用于双向信号延迟模拟时环境稳定性较低、可重复利用性较低的技术问题，本发明提供了一种信号延迟模拟装置和应用该装置的仿真装置。

本发明的技术方案：

一种信号延迟模拟装置，其特殊之处在于：

可实现信号双向延迟调节传输，包括：正向信号延迟传输单元和反向信号延迟传输单元；正向信号延迟传输单元：进行正方向信号传输的延迟调节并依正向控制信号状态进行信号传输；反向信号延迟传输单元：进行反方向信号传输的延迟调节并依反向控制信号状态进行信号传输。

进一步地，通过正向控制信号状态或反向控制信号状态，所述信号延迟模拟装置可进行单向信号传输。

进一步地，所述单向信号传输为正方向信号传输或反方向信号传输。

进一步地，所述正向信号延迟传输单元：包括第一可调延迟单元和三态门S1；正向信号依次通过第一可调延迟单元与三态门S1；所述反向信号延迟传输单元：包括第二可调延迟单元和三态门S2；反向信号依次通过第二可调延迟单元与三态门S2；第一可调延迟单元对正向信号进行延迟调节；第二可调延迟单元对反向信号进行延迟调节；所述正向控制信号通过控制三态门S1进行正向信号传输；所述反向控制信号通过控制三态门S2进行反向信号传输。

进一步地，所述正向信号传输为信号从双向信号A向双向信号Y传输；所述反向信号传输为信号从双向信号Y向双向信号A传输；所述第一可调延迟单元包括第一控制端、第一输入端和第一输出端；第一控制端接双向信号A的延迟码101，第一输入端接双向信号A，第一输出端接三态门S1的输入端in，三态门S1的输出端out接双向信号Y以及第二可调延迟单元的输入，三态门S1的使能选择端s接双向信号A到Y的延迟使能103；第二可调延迟单元包括第二控制端、第二输入端和第二输出端；第二控制端接双向信号Y的延迟码102，第二输入端接双向信号Y，第二输出端接三态门S2的输入端in，三态门S2的输出端out接双向信号A以及第一可调延迟单元的输入，三态门S2的使能选择端s接双向信号Y到A的延迟使能104；双向信号A到Y的延迟使能103与双向信号Y到A的延迟使能104应始终保持极性相反；当三态门S1导通时，若三态门S1的输入高阻态，则向三态门S1的输出out强制赋值高阻态；当三态门S2导通时，若三态门S2的输入高阻态，则向三态门S2的输出out强制赋值高阻态。

进一步地，所述三态门S1和三态门S2结构相同。

进一步地，第一可调延迟单元与第二可调延迟单元结构相同。

进一步地，所述第一可调延迟单元包括m个串接的延迟子单元和m-1个开关；m个延迟子单元的控制端均接同一个延迟子单元延迟调节码，或者接不同的延迟子单元延迟调节码；m-1个开关分别与m-1个延迟子单元并联连接；m-1个开关的控制端均接延迟信号延迟调节码；m≥2。

或者，第一可调延迟单元包括m个串接的延迟子单元和m个开关；m个延迟子单元的控制端均接同一个延迟子单元延迟调节码，或者接不同的延迟子单元延迟调节码；m个开关分别与m个延迟子单元并联连接；m个开关的控制端均接延迟信号延迟调节码；m≥2。

进一步地，m个延迟子单元的结构相同。

进一步地，单个延迟子单元由一个缓冲器构成。

或者，单个延迟子单元包括多个串接的缓冲器。

进一步地，单个延迟子单元还包括与缓冲器数目相等的多个控制开关；所述多个控制开关分别与所述多个缓冲器并联；所述多个控制开关的控制端均接同一个延迟子单元延迟调节码。

本发明还提供了一种应用上述的延迟模拟装置的仿真装置，包括模块1和模块2；其特殊之处在于：所述的延迟模拟装置位于模块1和模块2之间；模块1和模块2之间的信号传输经过所述的延迟模拟装置。

进一步地，模块1和模块2之间的信号传输为双向传输，所述双向传输为：模块1至模块2的正方向信号传输和模块2至模块1的反方向信号传输。

进一步地，模块1和模块2之间的信号传输为单向传输具体为：模块1至模块2的正方向信号传输或模块2至模块1的反方向信号传输。

进一步地，所述的延迟模拟装置为多个；模块1和模块2通过至少一个延迟模拟装置进行信号的传输。

本发明的有益效果：

1、本发明既能实现直接在双向信号两个方向均增加延迟，也能实现在双向信号任意一个方向上增加延迟，还能实现在单向信号上加入延迟。

2、本发明通过调节延迟子单元延迟码，改变延迟子单元的延迟大小，从而实现延迟单位步长可配。

3、本发明中双向信号A到Y的延迟使能与双向信号Y到A的延迟使能始终保持极性相反，降低了电路的复杂度。

附图说明

图1为现有延迟模拟装置的应用示意图。

图2为本发明延迟模拟装置的原理示意图。

图3为本发明第一可调延迟单元的第一种实施例。

图4为本发明第一可调延迟单元的第二种实施例。

图5是本发明第一可调延迟单元中单个延迟子单元的其中一种实施例。

图6为本发明中的三态门与普通三态门仿真波形比对。

图7为本发明应用仿真波形图。

图8为本发明延迟模拟装置的应用示意图。

图9为本发明延迟模拟装置用于单向信号延迟模拟的原理图。

图10为本发明延迟模拟装置的应用示例(用于总线信号时)。

具体实施方式

以下结合附图对本发明作进一步说明。

如图2所示，本发明所提供的延迟模拟装置可实现信号双向延迟调节传输，包括正向信号延迟传输单元和反向信号延迟传输单元；正向信号延迟传输单元用于进行正方向信号传输的延迟调节并依正向控制信号状态进行信号传输，包括第一可调延迟单元和三态门S1，正向信号依次通过第一可调延迟单元与三态门S1；反向信号延迟传输单元用于进行反方向信号传输的延迟调节并依反向控制信号状态进行信号传输，包括第二可调延迟单元和三态门S2，反向信号依次通过第二可调延迟单元与三态门S2。

第一可调延迟单元包括第一控制端、第一输入端和第一输出端；第一控制端接双向信号A的延迟码101，第一输入端接双向信号A，第一输出端接三态门S1的输入端in，三态门S1的输出端out接双向信号Y以及第二可调延迟单元的输入，三态门S1的使能选择端s接双向信号A到Y的延迟使能103；

第二可调延迟单元包括第二控制端、第二输入端和第二输出端；第二控制端接双向信号Y的延迟码102，第二输入端接双向信号Y，第二输出端接三态门S2的输入端in，三态门S2的输出端out接双向信号A以及第一可调延迟单元的输入，三态门S2的使能选择端s接双向信号Y到A的延迟使能104。

如图3所示，第一可调延迟单元包括m(m≥2)个串接的结构相同的延迟子单元和m个开关；将m个延迟子单元分别记为延迟子单元1、延迟子单元2、…、延迟子单元m，m个开关分别记为K1、K2、…、Km，开关K1、K2、…、Km分别与延迟子单元1、延迟子单元2、…、延迟子单元m并联；延迟子单元1、延迟子单元2、…、延迟子单元m分别接相同的延迟子单元延迟调节码；开关K1、K2、…、Km的控制端接延迟信号延迟调节码(用户给的)；当某个开关所对应的延迟信号延迟调节码为0时，该开关导通，则该开关对应的延迟子单元被短路，从而实现延迟子单元个数的调节，即实现延迟大小可调。例如，若开关K1和K3所对应的延迟信号延迟调节码为0，其余开关所对应的延迟信号延迟调节码为1，则开关K1和K3导通，使得延迟子单元1和延迟子单元3被短路，从而使延迟子单元1和延迟子单元3不参与输入信号的延迟调节。在其他实施例中，开关的数目也可以等于延迟子单元的数目减1，即m-1个开关分别与其中m-1个延迟子单元并联，如图4所示。每个延迟子单元对应有一个开关，延迟子单元与其对应的开关并联。

如图5所示，单个延迟子单元包括f个串接的缓冲器和f个开关；f个缓冲器分别记为缓冲器1、缓冲器2、…、缓冲器f，f个开关分别记为K1、K2、…、Kf，开关K1、K2、…、Kf分别与缓冲器1、缓冲器2、…、缓冲器f并联，开关K1、K2、…、Kf的控制端接延迟子单元延迟调节码；当某个开关所对应的延迟子单元延迟调节码为0时，该开关导通，则该开关对应的缓冲器被短路，从而实现缓冲器个数的调节，实现延迟大小调节的步长可调。在其他实施例中，单个延迟子单元也可以由一个缓冲器(Buffer)构成，或者仅由多个缓冲器(Buffer)串接构成而不需要开关控制。

在另一些实施例中，延迟子单元的结构也可以不同，例如延迟子单元所包含的缓冲器的数目可以不同；各延迟子单元的控制端也可以接不同的延迟调节码。各延迟子单元结构相同、各延迟子单元接相同的延迟子单元延迟调节码的好处是电路实现简单，当延迟子单元延迟调节码变化时，各个延迟子单元延迟效果相同，即延迟步长相同，总的延迟呈线性变化，更利于实施。

本实施例中第二可调延迟单元与第一可调延迟单元的结构相同，在其他实施例中，各级可调延迟单元的结构也可以不同，当结构相同时，可以降低设计成本和制造成本。

本发明中，三态门S1和S2的结构和工作状态均相同，这里以三态门S1为例，说明其工作状态：

三态门S1的使能选择端s为“0”时，输出out＝Hi-z state(高阻态)；

三态门S1的使能选择端s为“1”时，输出out＝输入in；

为了提高电路可靠性及简化设计，双向信号A到Y的延迟使能103和双向信号Y到A的延迟使能104的赋值关系及来源：

双向信号A到Y的延迟使能103与双向信号Y到A的延迟使能104应始终保持极性相反，可能的赋值为：双向信号A到Y的延迟使能103＝0，双向信号Y到A的延迟使能104＝1，或者双向信号A到Y的延迟使能103＝1，双向信号Y到A的延迟使能104＝0。

双向信号A到Y的延迟使能103和双向信号Y到A的延迟使能104的来源可为读或写数据使能，例如，若双向信号Y到A的延迟使能104＝读数据使能，则双向信号A到Y的延迟使能103＝读数据使能取反。

即本发明的延迟模拟装置只有两种状态：“读”或者“写”，也就是说非读即写，非写即读。

然而，在通常的电路中，实际存在三种状态：写、读及非写非读。在“读”或“写”状态，显而易见的，图2所示的延迟模拟装置只有一个方向导通，不存在问题。但当电路处于非写非读状态时，例如，我们采用读数据使能作为双向信号Y到A的延迟使能104，那么此时双向信号Y到A的延迟使能104＝0，双向信号A到Y的延迟使能103＝1，这时读数据方向关闭，写数据方向导通，由于这时电路并没有写数据驱动，因此写数据上双向信号A上为高阻态(Hi-z state)，但此时三态门S1是导通的，这里就存在问题了，我们必须保证电路上不会出现不确定态(即“X”态)，因此本发明在选择三态门S1、S2时，采用高级硬件描述语言建模的特殊三态单元，而非普通的三态门，即：s＝1时(即使能选择端输入信号为高电平)，如果输入in＝Hi-z，则向输出out强制赋值Hi-z，使输出out＝Hi-z state，这样确保了高阻态(Hi-zstate)经过该三态门后仍为高阻态(Hi-z state)，不会有“X”态输出；强制赋值可以采用高级硬件描述语言实现。如果输入in≠Hi-z，则不用强制赋值，输出out取决于s端：s＝0，输出out＝Hi-z；s＝1，输出out＝输入in。

本发明三态门S1和S2与普通三态门仿真波形比对如图6所示，可以看出：普通三态门在使能打开，输入为Hi-z时，输出为“X”态；本发明三态门在使能打开，输入为Hi-z时，输出仍为Hi-z态。

本发明的三态门也可以为：s端等于0时导通，即s＝0时，如果输入in＝Hi-z，则向输出out强制赋值Hi-z，使输出out＝Hi-z state；如果输入in≠Hi-z，则不用强制赋值，输出out取决于s端：s＝1，输出out＝Hi-z；s＝0，输出out＝输入in。

如图7所示，实际中通常的电路有写、读，非写非读三种状态，采用本发明的两种状态(非写即读，非读即写)后，电路读写均能正常工作，没有读写数据驱动时，双向数据线上为高阻态，不会有X态(未知态)发生。

如图9所示，本发明所提供的信号延迟模拟装置在应用时，位于需要插入延迟的模块1与模块2的连接路径上，与图1不同的是，本发明完全独立于模块1和模块2本身，不需要修改原有模块1和模块2，有效的降低了修改原有模块1和模块2带来的出错风险，提高了环境的稳定性。

如图9所示，本发明所提供的延迟模拟装置还可以兼容对单向信号延迟的模拟，将三态门S1的使能端103接高电平，将三态门S2的使能端104接低电平，这样信号从A端到Y端永远导通，从Y端到A端永远关闭，即只有一个方向导通。可选的，也可以将三态门S1的使能端103接低电平，将三态门S2的使能端104接高电平，这样信号从Y端到A端永远导通，从A端到Y端永远关闭，也即只有一个方向导通。

因此，如图10所示，将两个本发明的延迟模拟装置并行设置在被测芯片(DUT)与设计/模型(Design/Model)之间，其中一个延迟模拟装置用于双向信号延迟模拟，另一个延迟模拟装置可用于单向信号模拟，从而拓展了本发明的应用范围。

Claims (16)

1.一种信号延迟模拟装置，其特征在于：

可实现信号双向延迟调节传输，包括：

正向信号延迟传输单元

和

反向信号延迟传输单元；

正向信号延迟传输单元：进行正方向信号传输的延迟调节并依正向控制信号状态进行信号传输；其中，所述正向信号延迟传输单元包括第一可调延迟单元和三态门S1；正向信号依次通过第一可调延迟单元与三态门S1；

反向信号延迟传输单元：进行反方向信号传输的延迟调节并依反向控制信号状态进行信号传输；所述反向信号延迟传输单元包括第二可调延迟单元和三态门S2；反向信号依次通过第二可调延迟单元与三态门S2；

其中，第一可调延迟单元对正向信号进行延迟调节；第二可调延迟单元对反向信号进行延迟调节；所述正向控制信号通过控制三态门S1进行正向信号传输；所述反向控制信号通过控制三态门S2进行反向信号传输。

2.根据权利要求1所述的信号延迟模拟装置，其特征在于：

通过正向控制信号状态或反向控制信号状态，所述信号延迟模拟装置可进行单向信号传输。

3.根据权利要求2所述的信号延迟模拟装置，其特征在于：

所述单向信号传输为正方向信号传输或反方向信号传输。

4.根据权利要求1所述的信号延迟模拟装置，其特征在于：

所述正向信号传输为信号从双向信号A向双向信号Y传输；

所述反向信号传输为信号从双向信号Y向双向信号A传输；

所述第一可调延迟单元包括第一控制端、第一输入端和第一输出端；

第一控制端接双向信号A的延迟码101，第一输入端接双向信号A，第一输出端接三态门S1的输入端in，三态门S1的输出端out接双向信号Y以及第二可调延迟单元的输入，三态门S1的使能选择端s接双向信号A到Y的延迟使能103；

第二可调延迟单元包括第二控制端、第二输入端和第二输出端；

第二控制端接双向信号Y的延迟码102，第二输入端接双向信号Y，第二输出端接三态门S2的输入端in，三态门S2的输出端out接双向信号A以及第一可调延迟单元的输入，三态门S2的使能选择端s接双向信号Y到A的延迟使能104；

双向信号A到Y的延迟使能103与双向信号Y到A的延迟使能104应始终保持极性相反；

当三态门S1导通时，若三态门S1的输入高阻态，则向三态门S1的输出out强制赋值高阻态；

当三态门S2导通时，若三态门S2的输入高阻态，则向三态门S2的输出out强制赋值高阻态。

5.根据权利要求4所述的信号延迟模拟装置，其特征在于：

所述三态门S1和三态门S2结构相同。

6.根据权利要求4所述的信号延迟模拟装置，其特征在于：

第一可调延迟单元与第二可调延迟单元结构相同。

7.根据权利要求1所述的信号延迟模拟装置，其特征在于：

所述第一可调延迟单元包括m个串接的延迟子单元和m-1个开关；

m个延迟子单元的控制端均接同一个延迟子单元延迟调节码，或者接不同的延迟子单元延迟调节码；

m-1个开关分别与m-1个延迟子单元并联连接；

m-1个开关的控制端均接延迟信号延迟调节码；

m≥2。

8.根据权利要求1所述的信号延迟模拟装置，其特征在于：

第一可调延迟单元包括m个串接的延迟子单元和m个开关；

m个延迟子单元的控制端均接同一个延迟子单元延迟调节码，或者接不同的延迟子单元延迟调节码；

m个开关分别与m个延迟子单元并联连接；

m个开关的控制端均接延迟信号延迟调节码；m≥2。

9.根据权利要求7或8所述的信号延迟模拟装置，其特征在于：

m个延迟子单元的结构相同。

10.根据权利要求9所述的信号延迟模拟装置，其特征在于：

单个延迟子单元由一个缓冲器构成。

11.根据权利要求9所述的信号延迟模拟装置，其特征在于：

单个延迟子单元包括多个串接的缓冲器。

12.根据权利要求11所述的信号延迟模拟装置，其特征在于：

单个延迟子单元还包括与缓冲器数目相等的多个控制开关；

所述多个控制开关分别与所述多个缓冲器并联；

所述多个控制开关的控制端均接同一个延迟子单元延迟调节码。

13.一种应用权利要求1至12任一所述的延迟模拟装置的仿真装置，包括模块1和模块2；其特征在于：

所述的延迟模拟装置位于模块1和模块2之间；

模块1和模块2之间的信号传输经过所述的延迟模拟装置。

14.根据权利要求13所述的仿真装置，其特征在于：

模块1和模块2之间的信号传输为双向传输，所述双向传输为

模块1至模块2的正方向信号传输

和

模块2至模块1的反方向信号传输。

15.根据权利要求13所述的仿真装置，其特征在于：

模块1和模块2之间的信号传输为单向传输具体为：

模块1至模块2的正方向信号传输

或

模块2至模块1的反方向信号传输。

16.根据权利要求13所述的仿真装置，其特征在于：

所述的延迟模拟装置为多个；

模块1和模块2通过至少一个延迟模拟装置进行信号的传输。

Images