JP2007102653A

JP2007102653A - データ記憶装置の機能試験方法及び機能試験装置

Info

Publication number: JP2007102653A
Application number: JP2005294305A
Authority: JP
Inventors: Masaki Kuwashima; 正樹桑嶌; Nobuo Takeda; 信雄武田; Masafumi Tsuyama; 雅史津山; Masaru Takahashi; 賢高橋
Original assignee: Hitachi Global Storage Technologies Netherlands BV
Current assignee: HGST Netherlands BV
Priority date: 2005-10-07
Filing date: 2005-10-07
Publication date: 2007-04-19
Also published as: CN100517259C; US20070083705A1; US7587550B2; CN1945548A

Abstract

【課題】
一回のコマンドでの転送量を大きくすることによって試験時間が短くし、かつ使用するメモリ資源を少ないＨＤＤの機能試験装置を提供する。
【解決手段】
オリジナル・データを格納する格納部と、データ記憶装置への一つのコマンドに対応して、前記オリジナル・データを繰り返し使用することによって、前記オリジナル・データのデータ・サイズよりも大きいデータ・サイズの転送データを生成するデータ生成部と、前記生成された転送データをデータ記憶装置に向けて転送する転送部と、を備えるデータ記憶装置の試験装置。
【選択図】図１

Description

本発明は、データ記憶装置の機能試験方法及び機能試験装置に関する。

データ記憶装置として、光ディスクや磁気テープなどの様々な態様のメディアを使用する装置が知られているが、その中で、ハード・ディスク・ドライブ（Hard Disk Drive：ＨＤＤ）は、コンピュータの記憶装置として広く普及し、現在のコンピュータ・システムにおいて欠かすことができない記憶装置の一つとなっている。更に、コンピュータにとどまらず、動画像記録再生装置、カーナビゲーション・システム、あるいはデジタル・カメラなどで使用されるリムーバブルメモリなど、ＨＤＤの用途は、その優れた特性により益々拡大している。

また、データ記憶装置において、大容量化と高速化を目的としてさまざまな技術が開発されている。そのうちの高速化を目指した一例としては、ＳＡＳ（Serial Attached SCSI)やＦＣ４Ｇ(Fiber Channel 4Gbps)などの新しいインターフェイスに対応することによる高速化があげられる。この新しいインターフェイスの開発に伴って、データ記憶装置の機能試験において、新しいインターフェイスに対応した機能試験装置が求められている。また、データ記憶装置の機能試験装置において、安価で短時間に機能試験を行うことができるデータ記憶装置の機能試験装置が切望されている。

従来のデータ記憶装置の機能試験においては、ＰＣを用いて行われる方法が一般的であった。データ記憶装置の一例としてＨＤＤを用いたときにおける、ＰＣを用いた一般的なＨＤＤの機能試験方法を示したのが図１０である。この一般的なＨＤＤの機能試験においては、ＰＣ９１とＨＢＡ(Host Bus Adapter)９２とが用いられており、ＨＢＡ９２とＨＤＤ９３とをケーブル９４によって接続している。ＰＣ９１の中には、メモリ９１１とＰＣＩバス・ブリッジ９１２とＣＰＵ９１３を有し、それぞれはＣＰＵバス９１４に接続されている。また、ＨＢＡ９２内には、インターフェイスコントローラ９２１が設けられている。

以上のような構成の機能試験装置における、ＨＤＤの機能試験方法は以下の通りである。
１．ＤＲＡＭなどのメモリ９１１に書込みデータ９３１を用意する。また、読み込みデータ９３２用の領域を確保する。
２．ＣＰＵ９１３はＨＤＤ９３に書込み命令を送信し、ＨＤＤ９３は、インターフェイスコントローラ９２１を経由してＰＣＩバス９１５に所望のデータを送信させる。その後、メモリ９１１内の書込みデータ９３１は、ＰＣＩバス・ブリッジ９１２を経由して、インターフェイスコントローラ９２１へ送信される。
３．インターフェイスコントローラ９２１は、ＨＤＤ９３のインターフェイスに従いＨＤＤ９３に書込みデータ９３１を送る。ＨＤＤ９３は書込みデータ９３１を書込み保存する。
４．ＣＰＵ９１３は、ＨＤＤ９３にデータが書き込まれたことを示す信号がＨＤＤ９３から送られてから、ＨＤＤ９３に読出し命令を送信する。インターフェイスコントローラ９２１は、ＨＤＤのインターフェイスに従い、ＨＤＤ９３から読出しデータ９３２を受け取る。
５．ＰＣＩバス・ブリッジ９１２は、インターフェイスコントローラ９２１からの読出しデータ９３２をメモリ９１１内に書き込む。
６．ＣＰＵ９１３は、メモリ９１１内の書込みデータ９３１と読出しデータ９３２とを比較する。

しかしながら、この方法においては、高性能のＰＣやＨＢＡは非常に高価であるために、コストがかかってしまうという問題点がある。そこで、ＰＣやＨＢＡを用いない方法として、ＰＣに相当する試験用ＣＰＵ基板と、ＨＢＡに相当するインターフェイス基板とを用いる方法が開発されている。

このときのＨＤＤの機能試験方法を示したのが図１１である。この機能試験方法においては、ＰＣとＨＢＡの代わりにＣＰＵ基板９５とインターフェイス基板９６が用いられている。ＣＰＵ基板９５内には、ＤＲＡＭなどのメモリ９５１とＰＣＩバス・ブリッジ９５２とＣＰＵ９５３とが設けられている。メモリ９５１とＰＣＩバス・ブリッジ９５２とＣＰＵ９５３のそれぞれは、ＣＰＵバス９５４に接続されている。また、ＰＣＩバス・ブリッジ９５２の中には、データ比較回路が設けられている。

インターフェイス基板９６内には、インターフェイスコントローラ９６１が設けられている。ＣＰＵ基板９５内のＰＣＩバス・ブリッジ９５２とインターフェイス基板９６内のインターフェイスコントローラ９６１は、ＰＣＩバス９５５に接続されている。また、インターフェイス基板９６とＨＤＤ９３とは、ＨＤＤインターフェイス９６２によって接続されている。

以上のような構成の機能試験装置における、ＨＤＤの機能試験方法は以下の通りである。１．ＤＲＡＭなどのメモリ９５１に書込みデータ９３１を用意する。
２．ＣＰＵ９５３は、ＨＤＤ９３に書込み命令を送信し、ＨＤＤ９３は、ＰＣＩバス９５６に所望のデータを送るように命令を送信する。その後、メモリ９５１内の書込みデータ９３１は、ＰＣＩバス・ブリッジ９５２を経由してインターフェイスコントローラ９６１に送られる。
３．インターフェイスコントローラ９６１は、ＨＤＤインターフェイス９６２に従いＨＤＤ９３に書込みデータ９３１を送る。ＨＤＤ９３は書込みデータ９３１を書込み保存する。
４．ＣＰＵ９５３は、ＨＤＤ９３に読み込み命令を送信する。インターフェイスコントローラ９６１は、ＨＤＤインターフェイス９６２に従いＨＤＤ９３から読み出しデータを受け取る。
５．ＰＣＩバス・ブリッジ９５２は、メモリ９５１内の書込みデータ９３１を読み込み、インターフェイスコントローラ９６１からの読み出しデータと比較する。
６．ＣＰＵ９５３は、ＰＣＩバス・ブリッジ９５２からの比較結果を入手する。

また、従来のデータ記憶装置の機能試験において、書込み用のデータをメモリ内に記憶させ、検査対象の記憶装置の全記憶エリアに対してこの書込み用データを繰り返すことによって、データ記憶装置の機能試験を行う一例が開示されている（例えば特許文献１）。
特開平５−２５７８２４号公報

通常のデータ転送はＨＤＤとＤＲＡＭなどのメモリとの間で転送され、ＨＤＤの機能試験は、メモリ内のデータをＨＤＤに書込み、その書き込んだデータを読み込みメモリ内のデータと比較する。そのため、大きいデータの転送には、高速かつ大容量なメモリが必要となる。しかしながら、この高速かつ大容量なメモリは高価であるため、安価に高速なＨＤＤの機能試験を行うことができない。

本発明は、このような問題点を解決するためになされたものであり、一回のコマンドでの転送量を大きくすることによって試験時間を短くし、かつ使用するメモリ資源が少ないＨＤＤの機能試験装置を提供することを目的とする。

本発明の一つの態様に係るデータ記憶装置の機能試験装置において、オリジナル・データを格納する格納部と、データ記憶装置への一つのコマンドに対応して、前記オリジナル・データを繰り返し使用することによって、前記オリジナル・データのデータ・サイズよりも大きいデータ・サイズの転送データを生成するデータ生成部と、前記生成された転送データをデータ記憶装置に向けて転送する転送部と、を備えるものである。オリジナル・データを繰り返し使用することによって、一回のＣＰＵからのコマンドでデータ記憶装置に転送することが可能な転送データ・サイズを大きくすることができるため、メモリの容量を大きくすることなくデータ記憶装置の機能試験にかかる時間を大幅に短縮することができる。

また、前記転送データとは、前記オリジナル・データと、前記データ記憶装置のアドレスに応じて変化するバリアブル・データとを使用して前記データ生成部が作成するとよい。転送データをオリジナル・データとバリアブル・データとから構成することによって、データ記憶装置のアドレスごとに異なるデータがデータ記憶装置に書き込まれることになる。さらに、バリアブル・データを前記データ記憶装置のアドレスに対応するカウンタ値とし、前記カウンタ値を作成するカウンタをさらに有するとよい。また、前記バリアブル・データは、セクタ毎に異なるデータであるとよい。ここでいうセクタは、データ記憶装置における記憶領域の一単位量に相当するものである。さらにまた、前記バリアブル・データに前記バリアブル・データに対応する前記データ記憶装置のアドレスを使用するとよい。

さらに、前記データ記憶装置の機能試験装置は、前記データ記憶装置の書込み処理を行い、前記書込み処理が終わった後に、前記データ記憶装置から読み出し処理を行い、前記読み出し処理を行ったアドレスに前記書込み処理を行った書込みデータと前記読み出し処理を行ったアドレスの読み出しデータとを比較する比較回路をさらに有するとよい。さらに、前記比較を行うときに、前記データ生成部によって前記読出し処理を行うアドレスに応じた書込みデータを生成し、前記比較回路内において、前記アドレスに応じた書込みデータと前記読出しデータとを比較することによってデータ記憶装置の機能試験を行うとよい。さらにまた、前記読み出し処理を行うアドレスに応じた書込みデータを生成するときに、前記格納部に前記アドレスと前記バリアブル・データとの対応テーブルを有しているとよい。

本発明の他の態様に係るデータ記憶装置の機能試験方法において、オリジナル・データを繰り返し使用することによって、前記オリジナル・データよりもデータ・サイズの大きい転送データを作成し、前記転送データをデータ記憶装置に転送することによって書込み処理を行い、前記書込み処理が終わった後に、前記データ記憶装置から読み出し処理を行い、前記読み出し処理を行ったアドレスに前記書込み処理を行った書込みデータと前記読み出し処理を行ったアドレスの読み出しデータとを比較する、データ記憶装置の機能試験方法である。

本発明に係るＨＤＤの機能試験装置によれば、ＨＤＤ試験用ＡＳＩＣ内のメモリに記憶された小さいデータを繰り返すことによって、高速かつ大容量なメモリなしに大きいデータの転送が短い試験時間で可能となる。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明をデータ記憶装置の機能試験装置またはデータ記憶装置の機能試験方法に適用したものである。また、本実施の形態におけるデータ記憶装置として、ＨＤＤを一例として示している。この機能試験方法はＨＤＤのディスク全面にライト・データのライト処理を行い、その後、ディスクからデータのリード処理を行い、読み出したアドレスに対応したデータとこの読み出したリード・データとの比較を行うことによって、エラーチェックを行う方法である。

この機能試験方法を行う際に、本実施の形態に係るデータ記憶装置の機能試験装置においては、書き込むアドレスに対応した書込みデータを作成する。この書込みデータを作成するときに、どのアドレスの書込みデータを作成するにおいても使用するオリジナル・データと、アドレスごとに変化するバリアブル・データを用いている。

さらに、本実施の形態に係るＨＤＤの機能試験方法においては、オリジナル・データを繰り返し使用することによって、書込みデータを繰り返し生成し転送データを作成するため、オリジナル・データよりも大きいデータ・サイズのデータを一回のコマンドで転送することが可能となる。このことから、大きなメモリを必要とせずに大きなデータを転送することが可能となる。一回のコマンドで送信することができるデータ量を大きくすることができるため、ＨＤＤの機能試験におけるコマンドを少なくすることができるので、ＨＤＤの機能試験にかかる時間が飛躍的に短くすることが可能となる。

また、本実施の形態に係るＨＤＤの機能試験方法においては、ＰＣやＨＢＡ(Host Bus Adapter)を用いずに、ＰＣに相当する試験用ＣＰＵ基板と、ＨＢＡに相当するインターフェイス基板とを用いている。ＣＰＵが接続されているＣＰＵバスとインターフェイス基板に接続されるＰＣＩバスとを結ぶＰＣＩバス・ブリッジの中に、本発明に係るＨＤＤの機能試験方法を行うＨＤＤ試験用ＡＳＩＣ（Application Specific Integrated Circuits）を設けている。ＰＣＩバス・ブリッジにＨＤＤ試験用ＡＳＩＣを組み込むことにより、ＰＣＩバス・ブリッジに新たなチップを追加することなしに、新しい機能を有するＰＣＩバス・ブリッジを作成することができる。

まず、ＣＰＵ基板、インターフェイス基板、及びＨＤＤ内のデータや信号の送受信について説明する。本実施の形態に係るＨＤＤの機能試験装置の構成ブロック図を図１に示す。ＣＰＵ基板１１内には、ＤＲＡＭなどのメモリ１１１とＣＰＵ１１２とを有する。このメモリ１１１とＣＰＵ１１２とは、ＣＰＵバス１４によって接続されている。また、ＰＣＩバス１６は、ＣＰＵ基板１１とインターフェイス基板１２との間に位置する。さらに、ＣＰＵバス１４とＰＣＩバス１６との間を接続するためのＰＣＩバス・ブリッジ１５が設けられている。このＰＣＩバス・ブリッジ１５は、ＨＤＤ試験用ＡＳＩＣ１５１にて実現されている。

インターフェイス基板１２内にはインターフェイスコントローラ１２１を有する。このインターフェイスコントローラ１２１は、ＣＰＵ基板１１内のＰＣＩバス・ブリッジ１５とＰＣＩバス１６を介して接続されている。また、ＨＤＤインターフェイス１７は、インターフェイス基板１２とＨＤＤ１３との間に位置する。

本実施の形態に係るＨＤＤの機能試験においては、まずＣＰＵ１１２がＣＰＵバス１４、ＰＣＩバス・ブリッジ１５、ＰＣＩバス１６、インターフェイス基板１２を通ってＨＤＤ１３にライト・コマンドを送信する。ライト・コマンドを送信されたＨＤＤ１３は、ライト・コマンド後に送信されたデータを書き込むための準備が整った段階で、インターフェイス基板１２を通ってＨＤＤ試験用ＡＳＩＣ１５１にライト処理を行うためのライト・データを受け取る用意ができたことを示す信号を送信する。

ＣＰＵ１１２からＨＤＤ１３へのライト・コマンドはＰＣＩバス・ブリッジ１５を通るときに、ＨＤＤ試験用ＡＳＩＣ１５１にもこのライト・コマンドが送信される。ＨＤＤ試験用ＡＳＩＣ１５１にＨＤＤ１３からの転送データを受け取る用意ができたことを示す信号が送信された時点で、ＨＤＤ試験用ＡＳＩＣ１５１は、転送データを転送する。この転送データはＨＤＤ試験用ＡＳＩＣ１５１において作成される。転送データは、ＰＣＩバス１６を通ってＨＤＤ１３に転送され、書き込まれることになる。一回のコマンドによって送られる転送データがＨＤＤ１３に転送された時点で、ＨＤＤ１３はデータが送られたことを示す信号をＣＰＵ１１２に送信する。以上のことを繰り返すことによって、ＨＤＤ１３内のディスク上全てに書込みを行う。

ＨＤＤ１３内のディスク上全てに書込みが終了した後、ディスクのリード処理が行われる。まずＣＰＵ１１２がＣＰＵバス１４、ＰＣＩバス・ブリッジ１５、ＰＣＩバス１６、インターフェイス基板１２を通ってＨＤＤ１３にリード・コマンドを送信する。ＨＤＤ１３からリードされたデータは、インターフェイス基板１２、ＰＣＩバス１６を通ってＨＤＤ試験用ＡＳＩＣ１５１に送信される。ＨＤＤ試験用ＡＳＩＣ１５１内では、リードしたアドレスに対応したデータとの比較が行われ、エラーチェックが行われる。このとき、異常が発見されたときには、ＨＤＤ試験用ＡＳＩＣ１５１内のバッファにエラーが発生したアドレスが記憶される。

ここで、ＨＤＤ試験用ＡＳＩＣ１５１内の詳細図を図２に示す。図２には、ＨＤＤ試験用回路を有するＰＣＩバス・ブリッジ１５とＣＰＵバス１４とＰＣＩバス１６とを示している。ＨＤＤ試験用ＡＳＩＣ１５１内には、オリジナル・データを記憶するレジスタ２１、カウンタ値を作成するカウンタ回路２２、カウンタ回路２２からのカウンタ値とレジスタ２１からのオリジナル・データとから書込みデータを作成するデータ生成部２３、データ生成部２３で作成されたライト・データとＣＰＵバス１４を通して入力されたコマンドを一時的に保存し、ＰＣＩバス・クロックのタイミングで送信する第１バッファ２４とＨＤＤ試験用ＡＳＩＣ１５１内の信号の送受信を制御するメイン・コントローラ２５とを有している。

さらに、ＨＤＤ試験用ＡＳＩＣ１５１内には、書込み処理を行ったライト・データとＨＤＤから読み出したリード・データとを比較するための比較回路２６と、比較回路２６からの比較結果を保存している第２バッファ２７と、比較回路２６と第２バッファ２７とのどちらにＰＣＩバス１６からのデータを転送するかを判定するデータ転送判定回路２８とを有している。このデータ転送判定回路２８がどこにＰＣＩバス１６からのデータを転送するかは、ＨＤＤ試験用ＡＳＩＣ１５１内のメイン・コントローラ２５によって制御されている。

本実施の形態に係るＨＤＤの機能試験方法においては、ディスク上のアドレスによって異なるデータであるバリアブル・データと、データ生成部２３に記憶されているオリジナル・データとを用いることによって、データ生成部２３は書込みデータを作成している。本実施の形態に係るＨＤＤの機能試験方法においては、バリアブル・データとしてカウンタ回路２２からのカウンタ値を用いていることが好ましい。これは、カウンタ値と書込みデータとその書込みデータがライトされたディスク上のアドレスとは一対一対応しているためである。

さらに、カウンタ値には書き込みデータが書き込まれたディスク上のアドレスと同一であるとよい。このことによって、カウンタ値とディスク上のアドレスの対応をメモリに記憶させる必要性がなくなるためである。また、この書込みデータは１セクタ分のデータ量にするとよい。これは、アドレスとカウンタ値との対応をつけるときに都合がよいからである。

本実施の形態に係るＨＤＤの機能試験方法においては、データ生成部２３において書込みデータを繰り返し生成し、一回のライト・コマンドにおいてＨＤＤ１３に送信される転送データを生成している。このとき、書込みデータ内のオリジナル・データは、どの書込みデータの転送においても同じデータであり、バリアブル・データであるカウンタ値が変化することによって、書き込むアドレスごとに違う書込みデータを書くことができる。また、このようにすることによって、一回のコマンドで転送することができるデータ量をメイン・コントローラが制御することが可能となる。

以上の装置において、上述のＨＤＤ１３の機能試験の概略図を図３、４、５、６、７、８に示す。ＨＤＤ１３の機能試験においては、ＣＰＵ１１２から送られてきたライト・コマンドは、ＣＰＵバス１４、ＰＣＩバス・ブリッジ１５であるＨＤＤ試験用ＡＳＩＣ１５１内のバッファ２４とＰＣＩバス１６とインターフェイス基板１２とを通ってＨＤＤ１３に送信され、メイン・コントローラ２５にも送信される(図３参照）。ＨＤＤ１３は、ライト・コマンド後に送信されたデータを書き込むための準備が整った段階で、ＰＣＩバス１６を通してＨＤＤ試験用ＡＳＩＣ１５１内のメイン・コントローラ２５にライト処理を行うための転送データを受け取る用意ができたことを示す信号を送信する。(図４参照）。

メイン・コントローラ２５は、転送データを受け取れることを示すＨＤＤ１３からの信号を受信すると、メイン・コントローラ２５はデータ生成部２３にデータ生成開始信号を送信する。データ生成部２３は転送するデータ量をレジスタ２１から読み出し、カウンタ値をカウンタ回路２２から読み出す。カウンタ回路２２は、データ生成部２３からカウンタ値を取り出された後にカウンタ値を１増加させる。データ生成部２３は、ＣＰＵバス１４から書き込まれていたオリジナル・データを使用し、このオリジナル・データとカウンタ回路２２からのカウンタ数とから書込みデータを作成する(図５参照）。

この作成された書込みデータは、バッファ２４に記憶されＰＣＩバス・クロックでＰＣＩバス１６に送信される。以上の動作はＰＣＩバスに転送されたデータ量がメイン・コントローラ２５から与えられた転送するデータ量になるまで繰り返される。また、メイン・コントローラ２５は、カウンタ値と書き込むアドレスとの対応テーブルを作成し、メイン・コントローラ２５内のメモリに記憶させておく。この対応テーブルは、メイン・コントローラ２５以外にレジスタ２１以外のメモリを用意して、そこに記憶させておいてもよい。対応テーブルはそれほど大きなデータではないので、対応テーブルに応じた大きさのメモリを用意すればよい。また、この対応テーブルは、カウンタ値を書き込みデータが書き込まれるディスク上のアドレスにしておくと用意する必要性がなくなる。

上記のようにして、ＨＤＤ１３のディスク表面上すべてに書込み処理が終わると、ＨＤＤ１３から書込み終了信号が出される(図６参照）。書込み処理が終了後、読出し処理を行う。まずＣＰＵ１１２からリード・コマンドがＣＰＵバス１４と第１バッファ２４とＰＣＩバス１６とインターフェイス基板１２とを通ってＨＤＤ１３に送信される(図７参照）。

このとき、メイン・コントローラ２５は、データ生成部２３にデータ生成開始信号を送る。データ生成部２３はレジスタ２１から転送するデータ量を読み出し、カウンタ回路２２からカウンタ値を読み出す。そして、データ生成部２３は、オリジナル・データを取り出し、読出し処理を行っているアドレスに対応する書込みデータを作成する(図８参照）。

データ生成部２３はこの作成されたライト・データをバッファ２４に送信する。バッファ２４は、ＰＣＩバス・クロックにて比較回路２６にこの作成された書込みデータを送信する。また、ＨＤＤ１３から読み出したリード・データは、インターフェイス基板１２とＰＣＩバス１６に送信される。ＰＣＩバス１６に送信されたリード・データのＰＣＩアドレスは、データ転送判定回路２８に送信される。データ転送判定回路２８において、比較回路２６に送るデータか第２バッファ２７に送るデータかを判定している。データ転送判定回路２８は、判定結果によりＰＣＩバス１６に送信されたデータを比較回路２６に送信するようにしている。このようにして、ＨＤＤ１３から読み出されたリード・データは、データ転送判定回路２８において比較回路２６に送信される。

以上のようにして比較回路２６に、第１バッファ２４から送信された書込みデータと、データ転送判定回路２８から送信されたリード・データが入力される。比較回路２６に入力された書込みデータとリード・データとを比較回路２６は比較する。比較回路２６にて比較した結果、もし同じであればＨＤＤ１３上のこのアドレスの場所は正常であるため、このアドレスにおけるＨＤＤ機能試験は終わりとなる。それに対して、リード・データとライト・データとが相違するものである場合には、ＨＤＤ１３上のこのアドレスの場所には欠陥があるということからこのアドレスに送信した書込みデータを第２バッファ２７に送信し、記憶させる。このデータは、第２バッファ２７からＣＰＵバス１４を通してメモリ１１１に登録しても良い。このデータから、欠陥が生じているアドレスにリード又はライトをするときに代替セクタを用意するなどの処理を行うようにする。

このときの結果の表を図９に示す。このときの試験条件は、ＨＤＤはＨＩＴＡＣＨＩＧＳＴ１８ＧＢＦＣ−２ＧＢＨＤＤ（ＩＣ35Ｌ０１８Ｆ2ＤＹ10-0）を、インターフェイスコントローラにはq'logic社ＩＳＰ2300を、使用ＣＰＵは日立(ルネサス）ＳＨ−３５６．７５ＭＨｚを、使用コンパイラはGreenHills C Compilerを、ＰＣＩバスには６４ＢＩＴ／５６．７５ＭＨｚを使用している。

図９の表の左欄には、試験条件を示しており、表の右欄には、左欄に示される試験条件のときにかかる試験時間を示している。メモリからデータを転送する場合とＨＤＤ試験用ＡＳＩＣ内でデータを生成して転送する場合である。このとき、メモリからの転送は、一回のコマンドで４９６セクタの転送をしたものである。また、ＨＤＤ試験用ＡＳＩＣ内でデータ生成と記述された列は、本発明による試験結果である。このとき、一回のコマンドでＦＦＦＦｈセクタの転送をしたものである。さらに、効果と記述された列は、メモリからの転送と本発明による試験結果とを比較した結果である。

図９に示されるように、試験時間はメモリからの転送と比較して１／２程度にまで短縮することが可能となる。

以上のように、この方法を用いることによってカウンタ数とアドレスとの対応テーブルのみを記憶させるメモリとバッファをＨＤＤ試験用ＡＳＩＣ内に設ければよいので、メモリを使用する領域が非常に少ない領域のみにすることが可能となり、一回のコマンドでの転送量を大きくすることによって試験時間が短く、かつ使用するメモリ資源を少ないＨＤＤの機能試験をすることが可能となる。

なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。また、上述の実施の形態においては、ＨＤＤを一例として説明したが、本発明はこれに限られるものではなく、データ記憶装置においては適応することが可能である。さらに、ＨＤＤの機能試験において、ディスク上全面にライト処理を行ってからリード処理を行っているが、所定の領域ごとにライト処理とリード処理を行ってもよい。

実施の形態１に係るＨＤＤの機能試験装置の構成ブロック図ＨＤＤ試験用ＡＳＩＣ内の詳細図ＨＤＤ試験用ＡＳＩＣ内の信号の動きの第１の概略図ＨＤＤ試験用ＡＳＩＣ内の信号の動きの第２の概略図ＨＤＤ試験用ＡＳＩＣ内の信号の動きの第３の概略図ＨＤＤ試験用ＡＳＩＣ内の信号の動きの第４の概略図ＨＤＤ試験用ＡＳＩＣ内の信号の動きの第５の概略図ＨＤＤ試験用ＡＳＩＣ内の信号の動きの第６の概略図実施の形態１に係るＨＤＤの機能試験装置を用いたときの試験時間の比較表従来のＰＣを用いたＨＤＤの機能試験装置の構成ブロック図従来のＰＣを用いないＨＤＤの機能試験装置の構成ブロック図

符号の説明

１１ＣＰＵ基板１２インターフェイス基板１３ＨＤＤ１４ＣＰＵバス
１５ＰＣＩバス・ブリッジ１６ＰＣＩバス１７ＨＤＤインターフェイス
２１レジスタ２２カウンタ回路２３データ生成部２４第１バッファ
２５メイン・コントローラ２６比較回路２７第２バッファ
２８データ転送判定回路
１１１メモリ１１２ＣＰＵ１２１インターフェイスコントローラ
１５１ＨＤＤ試験用ＡＳＩＣ
９１ＰＣ９２ＨＢＡ９３ＨＤＤ９４ケーブル９５ＣＰＵ基板
９６インターフェイス基板
９１１メモリ９１２バス・ブリッジ９１３ＣＰＵ９１４ＣＰＵバス
９１５ＰＣＩバス９２１インターフェイスコントローラ
９３１書込みデータ９３２読み込みデータ
９５１メモリ９５２ＰＣＩバス・ブリッジ９５３ＣＰＵ９５４ＣＰＵバス
９５５データ比較回路９５６ＰＣＩバス
９６１インターフェイスコントローラ９６２ＨＤＤインターフェイス

Claims

オリジナル・データを格納する格納部と、
データ記憶装置への一つのコマンドに対応して、前記オリジナル・データを繰り返し使用することによって、前記オリジナル・データのデータ・サイズよりも大きいデータ・サイズの転送データを生成するデータ生成部と、
前記生成された転送データをデータ記憶装置に向けて転送する転送部と、
を備えるデータ記憶装置の試験装置。
前記転送データとは、前記オリジナル・データと、前記データ記憶装置のアドレスに応じて変化するバリアブル・データとを使用して前記データ生成部が作成する、請求項１に記載のデータ記憶装置の機能試験装置。
前記バリアブル・データを前記データ記憶装置のアドレスに対応するカウンタ値とし、
前記カウンタ値を作成するカウンタをさらに有する、請求項２に記載のデータ記憶装置の機能試験装置。
前記バリアブル・データは、セクタ毎に異なるデータである、請求項２に記載のデータ記憶装置の機能試験装置。
前記バリアブル・データに前記バリアブル・データに対応する前記データ記憶装置のアドレスを使用する、請求項２に記載のデータ記憶装置の機能試験装置。
前記データ記憶装置の機能試験装置は、前記データ記憶装置の書込み処理を行い、前記書込み処理が終わった後に、前記データ記憶装置から読み出し処理を行い、前記読み出し処理を行ったアドレスに前記書込み処理を行った書込みデータと前記読み出し処理を行ったアドレスの読み出しデータとを比較する比較回路をさらに有する、請求項１に記載のデータ記憶装置の機能試験装置。
前記比較を行うときに、前記データ生成部によって前記読出し処理を行うアドレスに応じた書込みデータを生成し、前記比較回路内において、前記アドレスに応じた書込みデータと前記読出しデータとを比較することによってデータ記憶装置の機能試験を行う、請求項６に記載のデータ記憶装置の機能試験装置。
前記読み出し処理を行うアドレスに応じた書込みデータを生成するときに、前記格納部に前記アドレスと前記バリアブル・データとの対応テーブルを有している、請求項７に記載のデータ記憶装置の機能試験装置。
オリジナル・データを繰り返し使用することによって、前記オリジナル・データよりもデータ・サイズの大きい転送データを作成し、
前記転送データをデータ記憶装置に転送することによって書込み処理を行い、
前記書込み処理が終わった後に、前記データ記憶装置から読み出し処理を行い、
前記読み出し処理を行ったアドレスに前記書込み処理を行った書込みデータと前記読み出し処理を行ったアドレスの読み出しデータとを比較する、データ記憶装置の機能試験方法。
前記転送データは、前記オリジナル・データと、前記データ記憶装置のアドレスに応じて変化するバリアブル・データとを使用して前記データ生成部によって作成される、請求項９に記載のデータ記憶装置の機能試験方法。
前記バリアブル・データは、カウンタが作成する請求項１０に記載のデータ記憶装置の機能試験方法。
前記バリアブル・データに前記バリアブル・データに対応する前記データ記憶装置のアドレスを使用する、請求項１０に記載のデータ記憶装置の機能試験方法。