CN106598903B - 调节Redriver芯片参数的方法及装置 - Google Patents

调节Redriver芯片参数的方法及装置 Download PDF

Info

Publication number
CN106598903B
CN106598903B CN201611076018.5A CN201611076018A CN106598903B CN 106598903 B CN106598903 B CN 106598903B CN 201611076018 A CN201611076018 A CN 201611076018A CN 106598903 B CN106598903 B CN 106598903B
Authority
CN
China
Prior art keywords
chip
programmable logic
redriver
parameters
logic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611076018.5A
Other languages
English (en)
Other versions
CN106598903A (zh
Inventor
关嘉浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Yushi Intelligent Technology Co ltd
Original Assignee
Zhejiang Uniview Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Uniview Technologies Co Ltd filed Critical Zhejiang Uniview Technologies Co Ltd
Priority to CN201611076018.5A priority Critical patent/CN106598903B/zh
Publication of CN106598903A publication Critical patent/CN106598903A/zh
Application granted granted Critical
Publication of CN106598903B publication Critical patent/CN106598903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)
  • Logic Circuits (AREA)

Abstract

本申请提供一种调节Redriver芯片参数的方法及装置，所述装置包括一可编程逻辑器件，其与多个Redriver芯片连接，每个Redriver芯片具有不同的设备地址，所述可编程逻辑器件用于存储每个Redriver芯片的设备地址和对应的Redriver芯片参数，且所述可编程逻辑器件与各Redriver芯片分别按照各Redriver芯片对应的数据传输协议进行通信。本申请可同时对各Redriver芯片的参数进行配置，实现多个Redriver芯片参数的同步升级，各Redriver芯片的外部无需添加EEPROM芯片或电阻来配置该Redriver芯片的参数，能够降低成本，且可操作性强。

Description

调节Redriver芯片参数的方法及装置
技术领域
本申请涉及服务器和存储领域，尤其涉及一种调节Redriver芯片参数的方法及装置。
背景技术
随着大数据计算时代的到来，存储和服务器产品不断发展，功能形态越来越丰富。同时，存储和服务器对产品的性能要求越来越严苛。在产品设计时，各种高速信号速率更新越来越快，如PCIE3.0(总线和接口的标准)速率已达8Gbps，SAS3.0(Serial AttachedSCSI，序列式SCSI，一种电脑集线的技术，其功能主要是作为周边零件的数据传输，SCSI即Small Computer System Interface，小型计算机系统接口)接口速率已达12Gbps，高速信号速率的芯片对PCB(Printed Circuit Board，印制电路板)的设计要求也越来越高。
目前，为了使信号在长距离走线到达终端时，信号质量仍能够得到保障，通常采用在发送端和终端的走线中间增加Redriver芯片，使信号经过一段距离的损耗后能够再一次加强。
通常Redriver芯片并不能对走线长度进行自适应调整，当高速走线长度、拓扑等发生变化时，需要对Redriver芯片的参数如均衡、去加重、摆幅等参数进行调整，并在产品出厂前对这些参数进行固定化处理。目前，对Redriver芯片的参数进行调整通常采用读取EEPROM芯片中内容和外部引脚配置两种方式。
如图1和图2所示，为采用读取EEPROM芯片中内容方式调节Redriver芯片参数的示意图。参见图1，给每个Redriver芯片下挂一个EEPROM芯片，Redriver芯片和EEPROM芯片之间通过I2C(Inter－Integrated Circuit，两线式串行总线)总线相连。参见图2，多个Redriver芯片通过I2C总线连接同一EEPROM芯片。
在采用读取EEPROM芯片中内容方式时，Redriver芯片的参数预先通过烧录器加载在EEPROM芯片中。系统上电时，Redriver芯片通过读取EEPROM芯片内部的信息来对该Redriver芯片的参数进行调整。但系统中每个Redriver芯片需要需要一颗EEPROM芯片或多个Redriver芯片共用一颗EEPROM芯片，增加了系统的整体成本。当Redriver芯片的参数需要修改时，需要使用烧录器对EERPOM内部的数据进行重新烧写，可维护性较差。而多个Redriver芯片共用同一EEPROM芯片的方案不仅对Redriver芯片的数量有一定限制，还存在由于EEPROM芯片输出的数据模式固定，要求同一I2C总线的Redriver芯片为同一型号，故存在一定的局限性。
如图3所示，为采用外部引脚配置方式调节Redriver芯片参数的示意图。参见图3，每个Redriver芯片的参数均由外部引脚配置，通过Redriver芯片特定功能的引脚连接的上下拉电阻对其参数进行配置。这些参数在单板生产时被固定设置好，出厂后若由于某些原因需要调整参数，均需要整机返回工厂修改，返修成本高昂。而当系统复杂度增高，需要较多数量的Redriver芯片时，外部配置电阻数量会变得非常多，不利于PCB的布局。
发明内容
有鉴于此，本申请提供一种调节Redriver芯片参数的方法及装置，以解决现有技术中存在的可操作性差的问题。
具体地，本申请是通过如下技术方案实现的：
根据本申请的第一方面，提供一种调节Redriver芯片参数的装置，所述装置包括：
一可编程逻辑器件，其与多个Redriver芯片连接，每个Redriver芯片具有不同的设备地址，所述可编程逻辑器件用于存储每个Redriver芯片的设备地址和对应的Redriver芯片参数，且所述可编程逻辑器件与各Redriver芯片分别按照各Redriver芯片对应的数据传输协议进行通信。
可选地，所述可编程逻辑器件通过I2C总线或者SPI接口连接相应的Redriver芯片。
可选地，所述装置还包括：
一控制器，与所述可编程逻辑器件通信连接，所述控制器用于将每个Redriver芯片预设的参数写入可编程逻辑器件；
以及，用于根据各Redriver芯片所在链路传输信号的衰减、抖动信息计算该Redriver芯片的参数，并将计算的Redriver芯片参数发送至所述可编程逻辑器件。。
可选地，所述可编程逻辑器件包括：
参数表，按照每个Redriver芯片的设备地址存储对应的Redriver芯片参数至所述可编程逻辑器件的相应寄存器或RAM。
可选地，所述可编程逻辑器件包括FPGA或CPLD。
根据本申请的第二方面，提供一种调节Redriver芯片参数的方法，所述方法包括：
将多个Redriver芯片与一可编程逻辑器件相连接，所述可编程逻辑器件与各Redriver芯片按照各Redriver芯片对应的数据传输协议进行通信；
对每个Redriver芯片设置不同的设备地址；
在所述可编程逻辑器件中存储每个Redriver芯片的设备地址和对应的Redriver芯片参数；
每个Redriver芯片依次发送参数读取请求至所述可编程逻辑器件，所述可编程逻辑器件根据每个Redriver芯片的设备地址获取对应的Redriver芯片参数并发送给对应的Redriver芯片。
可选地，所述方法还包括：
将所述可编程逻辑器件与一控制器通信连接；
利用所述控制器将每个Redriver芯片预设的参数写入所述可编程逻辑器件。
可选地，所述方法还包括：
所述控制器根据各Redriver芯片所在链路传输信号的衰减、抖动信息计算该Redriver芯片的参数，并将计算的Redriver芯片参数发送至所述可编程逻辑器件；
所述可编程逻辑器件更新相应Redriver芯片设备地址对应的Redriver芯片参数为所述计算的Redriver芯片参数。
可选地，所述方法还包括：
在所述可编程逻辑器件中设置参数表，所述参数表按照每个Redriver芯片的设备地址存储对应的Redriver芯片参数至相应的寄存器或RAM；
所述可编程逻辑器件接收到每个Redriver芯片依次发送的参数读取请求后，根据每个Redriver芯片的设备地址查找所述参数表，获取对应的Redriver芯片参数并发送给该Redriver芯片。
可选地，所述方法还包括：
将所述可编程逻辑器件通过I2C总线或者SPI接口连接相应的Redriver芯片。
本申请的有益效果：通过设置可编程逻辑器件、不同的设备地址以及将所述可编程逻辑器件与各Redriver芯片之间的通信方式设置成对应的Redriver芯片能够支持的数据传输协议，可同时对多个不同厂家或型号的Redriver芯片的参数进行配置，实现多个Redriver芯片参数的同步升级，各Redriver芯片的外部无需添加EEPROM芯片或电阻来配置该Redriver芯片的参数，能够降低成本，且可操作性强。同时，只需设置一个可编程逻辑器件，能够降低PCB布局的难度。
如果使用ARM等处理器的功能引脚(SPI、I2C等)与各Redriver芯片相连，单板设计完成后，ARM等处理器与各Redriver芯片之间的通信方式就是固定的，通常情况下不能从I2C切换到SPI，这种情况下，若是板卡上的Redriver芯片不一样，传输协议发生变化，这种通过ARM等处理器与各Redriver芯片相连的实现方式就会无效。
并且，一些Redriver芯片的通信方式并不是业界的标准，而是其自己定义的一些接口，这种情况下一般ARM等处理器与这些Redriver芯片的通信的设计就比较麻烦。故本申请通过设置可编程逻辑器件与各Redriver芯片相连的方式，来实现各Redriver芯片参数的配置，在Redriver芯片的接口或数据传输协议发送变化后，能够及时通过可编程逻辑器件进行其与相应Redriver芯片数据传输方式的切换，更新方便且可操作性强。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1是现有技术提供的一种采用EEPROM芯片调节Redriver芯片参数的装置结构示意图；
图2是现有技术提供的又一种采用EEPROM芯片调节Redriver芯片参数的装置结构示意图；
图3是现有技术提供的一种采用引脚配置调节Redriver芯片参数的装置结构示意图；
图4是本实施例提供的一种Redriver芯片的应用场景示意图；
图5是本实施例提供的一种调节Redriver芯片参数的装置结构示意图；
图6是本实施例提供的一种调节Redriver芯片参数的装置系统框图；
图7是本实施例提供的一种调节Redriver芯片参数的方法流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
图4对应了一般存储与服务器架构的示例，控制器输出的SAS信号通过背板发送给到硬盘，且控制器输出的PCIE信号通过SLOT插槽发送给PCIE子卡(如显卡、网卡等)，各信号传输链路上设置有对应的Redriver芯片，例如，信号传输链路包括n(n为自然数，且n≥1)条，各条信号传输链路对应的Redriver芯片的编号为Redriver1、Redriver2、…、Redrivern。
由于不同槽位上的硬盘、不同型号的PCIE子卡相对应的走线长度、拓扑等都是完全不一样的，所以对应链路的参数也是不一样的，亦即Redriver1、Redriver2、…、Redrivern都对应着不一样的Redriver参数。
由于走线长度、拓扑等会发生变化，导致各链路的信号衰减程度不一样，就需要调整各链路上的Redriver芯片的参数来适应不同的单板，使得达到SLOT插槽或背板的信号质量一致。即根据各链路的走线长度、拓扑等变化来调节Redriver芯片参数，以增强该Redriver芯片所在链路信号的质量。
参见图5，本实施例提供的一种调节Redriver芯片参数的装置，所述装置可以包括一可编程逻辑器件100。所述可编程逻辑器件100与多个Redriver芯片连接，其中，每个Redriver芯片具有不同的设备地址，所述可编程逻辑器件100用于存储每个Redriver芯片的设备地址和对应的Redriver芯片参数，且所述可编程逻辑器件100与各Redriver芯片按照各Redriver芯片对应的数据传输协议(例如I2C或SPI等)进行通信。SPI即SerialPeripheral Interface，串行外设接口。
其中，各Redriver芯片对应的数据传输协议是根据各Redriver芯片能够传输的数据模式(例如I2C总线、SPI接口、自定义接口或者其它接口)来设定的。由于不同厂家或型号的Redriver芯片能够传输的数据模式可能不一样，如果使用EEPROM，由于EEPROM只能写入和存储，不能灵活根据不同Redriver芯片传输的数据模式来调节发送至各Redriver芯片的参数模式，故EEPROM只能以固定参数模式对同一类型的Redriver芯片进行参数的配置。本实施例通过设置可编程逻辑器件100，可根据不同厂家或型号的Redriver芯片传输的数据模式来调整发送至各Redriver芯片的参数模式，灵活性强。同时，只需设置一个可编程逻辑器件100，能够降低PCB布局的难度。
另外，如果使用ARM等处理器的功能引脚(SPI、I2C等)与各Redriver芯片相连，单板设计完成后，ARM等处理器与各Redriver芯片之间的通信方式就是固定的，通常情况下不能从I2C切换到SPI，这种情况下，若是板卡上的Redriver芯片不一样，传输协议发生变化，这种通过ARM等处理器与各Redriver芯片相连的实现方式就会无效。
并且，一些Redriver芯片的通信方式并不是业界的标准，而是其自己定义的一些接口，这种情况下一般ARM等处理器与这些Redriver芯片的通信的设计就比较麻烦。
故本申请通过设置可编程逻辑器件与各Redriver芯片相连的方式，来实现各Redriver芯片参数的配置，在Redriver芯片的接口或数据传输协议发送变化后，能够及时通过可编程逻辑器件进行其与相应Redriver芯片数据传输方式的切换，更新方便可操作性强。
本实施例中，根据各Redriver芯片能够传输的数据模式，所述可编程逻辑器件可以通过I2C总线或者SPI接口连接相应的Redriver芯片，以实现对不同类型Redriver芯片的参数的配置。
在一些例子中，所述可编程逻辑器件100可以是FPGA(Field－Programmable GateArray，现场可编程门阵列)或者CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件100)等可编程器件。
存储和服务器系统上电时，每个Redriver芯片依次相可编程逻辑器件100发送读取参数请求，可编程逻辑器件100在接收到各Redriver芯片的读取参数请求后，根据每个Redriver芯片的设备地址获取对应的Redriver芯片参数并发送给对应的Redriver芯片，从而实现对多个Redriver芯片的同时升级。
参见图6，所述可编程逻辑器件100包括参数表，该参数表按照每个Redriver芯片的设备地址存储对应的Redriver芯片参数至相应的寄存器或RAM(Random-Access Memory，随机存取存储器)。即参数表按照每个Redriver芯片的设备地址划分区域存储对应的Redriver芯片参数。
其中，寄存器、RAM均属于所述可编程逻辑器件100。
本实施例中，参数表将每个Redriver芯片的设备地址和该Redriver芯片参数一一对应保存，在Redriver芯片发送读取参数请求时，可编程逻辑器件100根据该Redriver芯片的设备地址从参数表中查找到对应的Redriver芯片参数存储的寄存器或RAM，接着由可编程逻辑器件100从相应的寄存器或RAM调对应的Redriver芯片参数并发送给该Redriver芯片，即可实现Redriver芯片的调节。
所述可编程逻辑器件100还包括连接Redriver芯片的一接口，该接口类型根据所连接的Redriver芯片能够传输的数据协议的类型来设定。例如，Redriver芯片能够通过I2C总线传输数据时，则该连接Redriver芯片的接口可选择为I2C接口。Redriver芯片能够通过SPI接口传输数据时，则该连接Redriver芯片的接口可选择为SPI接口。
又参见图6，为实现对Redriver芯片的在线升级，所述装置还包括一与可编程逻辑器件100通信连接的控制器200。
该控制器200用于将每个Redriver芯片预设的参数写入可编程逻辑器件100。具体地，控制器200通过数据总线将每个Redriver芯片预设的参数写入可编程逻辑器件100。其中，每个Redriver芯片预设的参数是指根据每个Redriver芯片所在链路的初始走线长度、拓扑结构等信息计算获得的Redriver芯片参数。
并且，在Redriver芯片参数需要重新设置时，该控制器200用于发送重新设置的Redriver芯片参数至所述可编程逻辑器件100，所述可编程逻辑器件100则更新该Redriver芯片的设备地址对应的Redriver芯片参数。
具体地，所述控制器200根据各Redriver芯片所在链路传输信号的衰减、抖动信息计算该Redriver芯片的参数，并将所述计算的Redriver芯片参数发送至所述可编程逻辑器件100。由可编程逻辑器件100将参数表中相应Redriver芯片对应的Redriver芯片参数进行更新。
即重新设置的Redriver芯片参数可由控制器200根据各Redriver芯片所在链路传输信号的衰减、抖动等信息计算而得，以实现根据链路的环境参数(走线长度、拓扑结构等)实时变化来及时调节该链路的Redriver芯片参数，从而在链路环境改变后及时恢复该链路传输的信号质量。
其中，各Redriver芯片所在链路传输信号的衰减、抖动等信息可通过在相应链路上设置常规的信号衰减检测模、信号抖动检测模块等进行检测，在检测获得各Redriver芯片所在链路传输信号的衰减、抖动等信息后通过网口、USB接口等方式将各Redriver芯片所在链路传输信号的衰减、抖动等信息发送给控制器即可。
本实施例通过设置与可编程逻辑器件100连接的控制器200，可实现Redriver芯片参数的远程在线调整，无需人工到现场调整或者设备下线返修，可操作性和性价比大大提高。
在一些例子中，控制器200可选择CPU(Central Processing Unit，中央处理器)或者SOC(System on Chip，系统级芯片)。
所述CPU可以选择ARM(Advanced RISC Machines，微处理器)或者其它类型处理器。
可编程逻辑器件100还包括连接控制器200的接口，例如，网口或USB(UniversalSerial Bus，通用串行总线)接口等。
又参见图4和图6，当SLOT插槽接上不同的子卡时，Redriver芯片参数需要调整，只需要控制器200将更新后的参数表通过网口或者USB接口等方式更新到可编程逻辑器件100中，由各Redriver芯片进行参数表的在线升级即可，而无需对可编程逻辑器件100或Redriver芯片进行下线返修，可操作性大大提高。
如图7所示，为本申请提供的调节Redriver芯片参数的方法流程图，与上述调节Redriver芯片参数的装置相对应，可参照上述调节Redriver芯片参数的装置的实施例来理解或解释该调节Redriver芯片参数的方法的内容。
参见图7，本实施例通过的一种调节Redriver芯片参数的方法，所述方法可以包括：
步骤S101：将多个Redriver芯片与一可编程逻辑器件100相连接，所述可编程逻辑器件100与各Redriver芯片按各Redriver芯片对应的数据传输协议进行通信。
其中，所述可编程逻辑器件100可以包括FPGA或CPLD。
本实施例中，将所述可编程逻辑器件通过I2C总线或者SPI接口连接相应的Redriver芯片，以实现对不同类型Redriver芯片的参数的配置。
步骤S102：对每个Redriver芯片设置不同的设备地址。
步骤S103：在所述可编程逻辑器件100中存储每个Redriver芯片的设备地址和对应的Redriver芯片参数。
步骤S104：每个Redriver芯片依次发送参数读取请求至所述可编程逻辑器件100，所述可编程逻辑器件100根据每个Redriver芯片的设备地址获取对应的Redriver芯片参数并发送给对应的Redriver芯片。
在一个列子中，所述方法还包括：
将所述可编程逻辑器件100与一控制器200通信连接；
利用所述控制器200将每个Redriver芯片预设的参数写入所述可编程逻辑器件100。通过设置控制器200，能够远程配置各Redriver芯片参数，无需人工到现场调整或者设备下线返修，可操作性大大提高。
所述方法还包括：
所述控制器根据各Redriver芯片所在链路传输信号的衰减、抖动信息计算该Redriver芯片的参数，并将所述计算的Redriver芯片参数发送至所述可编程逻辑器件；
所述可编程逻辑器件更新相应Redriver芯片设备地址对应的Redriver芯片参数为所述计算的Redriver芯片参数。
从而实现在Redriver芯片所在链路走线长度、拓扑结构等发生变化时，能够及时各Redriver芯片参数的及时更新。
在一个列子中，所述方法还包括：
在所述可编程逻辑器件100中设置参数表，所述参数表按照每个Redriver芯片的设备地址存储对应的Redriver芯片参数至相应的寄存器或RAM；
所述可编程逻辑器件100接收到每个Redriver芯片依次发送的参数读取请求后，根据每个Redriver芯片的设备地址查找所述参数表，获取对应的Redriver芯片参数并发送给该Redriver芯片。
综上所述，本申请通过设置可编程逻辑器件100、不同的设备地址以及将所述可编程逻辑器件与各Redriver芯片之间的通信方式设置成对应的Redriver芯片能够支持的数据传输协议，可同时对多个不同厂家或型号的Redriver芯片的参数进行配置，实现多个Redriver芯片参数的同步升级，各Redriver芯片的外部无需添加EEPROM芯片或电阻来配置该Redriver芯片的参数，能够降低成本，且可操作性强。同时，只需设置一个可编程逻辑器件100，能够降低PCB布局的难度。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (9)

1.一种调节Redriver芯片参数的装置，其特征在于，所述装置包括：
一可编程逻辑器件，其与多个Redriver芯片连接，每个Redriver芯片具有不同的设备地址，所述可编程逻辑器件用于存储每个Redriver芯片的设备地址和对应的Redriver芯片参数，且所述可编程逻辑器件与各Redriver芯片分别按照各Redriver芯片对应的数据传输协议进行通信；
所述可编程逻辑器件接收到各Redriver芯片的读取参数请求后，根据每个Redriver芯片的设备地址获取对应的Redriver芯片参数并发送给对应的Redriver芯片；
所述装置还包括：
一控制器，与所述可编程逻辑器件通信连接，所述控制器用于将每个Redriver芯片预设的参数写入可编程逻辑器件；以及，用于根据各Redriver芯片所在链路传输信号的状态信息计算该Redriver芯片的参数，并将计算的Redriver芯片参数发送至所述可编程逻辑器件。
2.如权利要求1所述的调节Redriver芯片参数的装置，其特征在于，所述可编程逻辑器件通过I2C总线或者SPI接口连接相应的Redriver芯片。
3.如权利要求1所述的调节Redriver芯片参数的装置，其特征在于，所述控制器用于根据各Redriver芯片所在链路传输信号的衰减、抖动信息计算该Redriver芯片的参数，并将计算的Redriver芯片参数发送至所述可编程逻辑器件。
4.如权利要求1所述的调节Redriver芯片参数的装置，其特征在于，所述可编程逻辑器件包括：
参数表，按照每个Redriver芯片的设备地址存储对应的Redriver芯片参数至所述可编程逻辑器件的相应寄存器或RAM。
5.如权利要求1所述的调节Redriver芯片参数的装置，其特征在于，所述可编程逻辑器件包括FPGA或CPLD。
6.一种调节Redriver芯片参数的方法，其特征在于，所述方法包括：
将多个Redriver芯片与一可编程逻辑器件相连接，所述可编程逻辑器件与各Redriver芯片按照各Redriver芯片对应的数据传输协议进行通信；
对每个Redriver芯片设置不同的设备地址；
在所述可编程逻辑器件中存储每个Redriver芯片的设备地址和对应的Redriver芯片参数；
每个Redriver芯片依次发送参数读取请求至所述可编程逻辑器件，所述可编程逻辑器件根据每个Redriver芯片的设备地址获取对应的Redriver芯片参数并发送给对应的Redriver芯片；
将所述可编程逻辑器件与一控制器通信连接；
利用所述控制器将每个Redriver芯片预设的参数写入所述可编程逻辑器件；所述控制器根据各Redriver芯片所在链路传输信号的状态信息计算该Redriver芯片的参数，并将计算的Redriver芯片参数发送至所述可编程逻辑器件；
所述可编程逻辑器件更新相应Redriver芯片设备地址对应的Redriver芯片参数为所述计算的Redriver芯片参数。
7.如权利要求6所述的调节Redriver芯片参数的方法，其特征在于，所述方法还包括：
所述控制器根据各Redriver芯片所在链路传输信号的衰减、抖动信息计算该Redriver芯片的参数，并将计算的Redriver芯片参数发送至所述可编程逻辑器件。
8.如权利要求6所述的调节Redriver芯片参数的方法，其特征在于，所述方法还包括：
在所述可编程逻辑器件中设置参数表，所述参数表按照每个Redriver芯片的设备地址存储对应的Redriver芯片参数至相应的寄存器或RAM；
所述可编程逻辑器件接收到每个Redriver芯片依次发送的参数读取请求后，根据每个Redriver芯片的设备地址查找所述参数表，获取对应的Redriver芯片参数并发送给该Redriver芯片。
9.如权利要求6所述的调节Redriver芯片参数的方法，其特征在于，所述方法还包括：
将所述可编程逻辑器件通过I2C总线或者SPI接口连接相应的Redriver芯片。
CN201611076018.5A 2016-11-29 2016-11-29 调节Redriver芯片参数的方法及装置 Active CN106598903B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611076018.5A CN106598903B (zh) 2016-11-29 2016-11-29 调节Redriver芯片参数的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611076018.5A CN106598903B (zh) 2016-11-29 2016-11-29 调节Redriver芯片参数的方法及装置

Publications (2)

Publication Number Publication Date
CN106598903A CN106598903A (zh) 2017-04-26
CN106598903B true CN106598903B (zh) 2020-01-14

Family

ID=58593912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611076018.5A Active CN106598903B (zh) 2016-11-29 2016-11-29 调节Redriver芯片参数的方法及装置

Country Status (1)

Country Link
CN (1) CN106598903B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107122198B (zh) * 2017-05-23 2020-10-16 苏州浪潮智能科技有限公司 一种讯号中继器参数配置的方法、装置及服务器
CN107329774A (zh) * 2017-05-24 2017-11-07 华为技术有限公司 确定Redriver芯片参数的方法和装置
CN107357991A (zh) * 2017-07-12 2017-11-17 郑州云海信息技术有限公司 一种redriver芯片参数配置结构及方法
CN108153629A (zh) * 2017-12-12 2018-06-12 郑州云海信息技术有限公司 一种自动调节Redriver的测试方法及装置
CN109032986A (zh) * 2018-06-28 2018-12-18 郑州云海信息技术有限公司 一种pcie链路的驱动系统及驱动调试系统
CN110377547B (zh) * 2019-06-28 2021-03-12 苏州浪潮智能科技有限公司 PCIE4.0链路中实现redriver参数自适应的方法及装置
CN112835752A (zh) * 2019-11-25 2021-05-25 北京比特大陆科技有限公司 芯片的控制方法、控制装置和电子设备
CN113691384A (zh) * 2020-05-19 2021-11-23 浙江宇视科技有限公司 一种通信链路的参数配置方法、装置及存储介质
CN111723038B (zh) * 2020-06-12 2022-08-12 广东浪潮大数据研究有限公司 一种讯号补偿方法、装置及电子设备和存储介质
CN113641615B (zh) * 2021-07-09 2023-06-16 苏州浪潮智能科技有限公司 一种redriver参数的自动调节方法、装置及存储介质
CN113722255A (zh) * 2021-09-01 2021-11-30 浙江大华技术股份有限公司 一种信号质量处理方法、装置及系统
CN115150262B (zh) * 2022-06-20 2023-10-31 广州小鹏汽车科技有限公司 SoC芯片上以太网收发器的配置方法、装置、SoC芯片及车辆

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104978251A (zh) * 2015-06-29 2015-10-14 浪潮电子信息产业股份有限公司 一种支持单个EEPROM调节多个Redriver芯片驱动能力的方法
CN105446937A (zh) * 2015-12-28 2016-03-30 上海柏飞电子科技有限公司 基于可编程芯片的电路板及其控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231560B2 (en) * 2004-04-16 2007-06-12 Via Technologies, Inc. Apparatus and method for testing motherboard having PCI express devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104978251A (zh) * 2015-06-29 2015-10-14 浪潮电子信息产业股份有限公司 一种支持单个EEPROM调节多个Redriver芯片驱动能力的方法
CN105446937A (zh) * 2015-12-28 2016-03-30 上海柏飞电子科技有限公司 基于可编程芯片的电路板及其控制方法

Also Published As

Publication number Publication date
CN106598903A (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
CN106598903B (zh) 调节Redriver芯片参数的方法及装置
US10417167B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
CN101398801B (zh) 扩展内部集成电路总线的方法及装置
CN107870882B (zh) 用于管理外围设备的数据协议
US11923992B2 (en) Modular system (switch boards and mid-plane) for supporting 50G or 100G Ethernet speeds of FPGA+SSD
CN112463702B (zh) 一种级联背板的cpld i2c通道地址分配方法及系统
WO2014112090A1 (ja) ディスクアレイシステム及びケーブル情報設定方法
CN113138951B (zh) 一种通过sgpio共接多种设备的方法、系统及介质
CN114138354A (zh) 一种支持multihost的板载OCP网卡系统及服务器
CN113656343A (zh) 现场可编程门阵列电路、数据传输方法、芯片及系统
CN111026428A (zh) 能同时远程在线更新多个板卡中fpga固件程序的系统及方法
CN117472289B (zh) 服务器的存储配置调整方法、装置、系统、设备及介质
CN112987690B (zh) 一种espi控制器验证系统及方法
CN114461027B (zh) 硬盘连接装置及服务器
CN113938449B (zh) 网络安全设备的控制方法和网络安全设备
CN106548311A (zh) 库存管理设定系统
CN114826489B (zh) 一种链路纠错方法、系统、存储介质及设备
CN216014148U (zh) 一种服务器和服务器背板
CN103186431B (zh) 系统错误的辅助分析方法及其装置
CN116028409B (zh) 转接卡、主板、计算机、数据传输方法、设备和介质
CN113645088B (zh) 网卡ncsi信号的自动调节方法、系统、装置及介质
CN111414323B (zh) 冗余束磁盘
CN117632815A (zh) 一种兼容信号重构芯片和增强芯片的电路板及电子设备
CN115563040A (zh) 一种固件信息获取方法及服务器
CN116627463A (zh) 一种芯片升级方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221107

Address after: 250101 4th floor, building 5, zone A2, Hanyu Jingu, Shunhua South Road, high tech Zone, Jinan City, Shandong Province

Patentee after: Jinan Yushi Intelligent Technology Co.,Ltd.

Address before: 310051 Zhejiang Jiangling Hangzhou Road, Binjiang District, Jiangling, 88, No. 10 South Block 1-11.

Patentee before: ZHEJIANG UNIVIEW TECHNOLOGIES Co.,Ltd.

TR01 Transfer of patent right