CN113138951B - 一种通过sgpio共接多种设备的方法、系统及介质 - Google Patents

一种通过sgpio共接多种设备的方法、系统及介质 Download PDF

Info

Publication number
CN113138951B
CN113138951B CN202110355425.4A CN202110355425A CN113138951B CN 113138951 B CN113138951 B CN 113138951B CN 202110355425 A CN202110355425 A CN 202110355425A CN 113138951 B CN113138951 B CN 113138951B
Authority
CN
China
Prior art keywords
cpld
bmc
check code
sgpio
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110355425.4A
Other languages
English (en)
Other versions
CN113138951A (zh
Inventor
陳信豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yingxin Computer Technology Co Ltd
Original Assignee
Shandong Yingxin Computer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yingxin Computer Technology Co Ltd filed Critical Shandong Yingxin Computer Technology Co Ltd
Priority to CN202110355425.4A priority Critical patent/CN113138951B/zh
Publication of CN113138951A publication Critical patent/CN113138951A/zh
Application granted granted Critical
Publication of CN113138951B publication Critical patent/CN113138951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/327—Alarm or error message display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种通过SGPIO共接多种设备的方法，包括以下步骤：将至少两个CPLD通过SGPIO连接至BMC；BMC执行响应策略，发送控制信号及校验码至第一CPLD；第一CPLD验证校验码是否正确，若正确，则通知第二CPLD将SDo端口设为高阻态；第一CPLD根据所述控制信号将自身信息返回至所述BMC，通过上述方式，本发明能够实现无需I2C连接，节省I2C的使用，当CPLD发生故障，可以根据定位信息进行检修，加速调试，加速CPLD的时钟响应速率。

Description

一种通过SGPIO共接多种设备的方法、系统及介质
技术领域
本发明涉及服务器管理总线技术领域，特别是涉及一种通过SGPIO共接多 种设备的方法、系统及介质。
背景技术
服务器的布局设计时，一般会在布局上设计一颗BMC来控制整个服务器系 统的信息，同时也会设计一颗CPLD来控制服务器系统的电源控制时序，并且 CPLD还会记录下服务器系统内所有的电源的状况，以及侦测服务器系统的告警 讯息，这些在CPLD中存储的信息，被BMC通过I2C获取。
目前服务器的BMC与主板的CPLD、背板的CPLD及风扇的CPLD几乎都 是通过I2C来做信息的传输，或者是BMC通过一组I2C接口，后端加入一颗I2C 交换机再连接主板、背板及风扇的CPLD来进行信息的传输。
BMC通过I2C接口连接至主板CPLD、背板CPLD、风扇CPLD及温度传 感器进行信息的传递时，皆可以通过I2C拓扑来对照是哪一个部件，或是哪一 个传感器连接至哪一组I2C上。
所以这种连接方式会导致三种缺点：
第一缺点：由于BMC管理CPLD的系统结构过于庞大，导致硬件异常时， 无法正确的控制到主板、背板或是风扇板的CPLD时，需要一级一级的确认哪 一颗I2C交换机无法控制，或者是I2C总线上有哪一颗I2C设备异常，导致整 个链路出现问题。
第二缺点：常因为系统结构过于庞大，在进行调试时，或者是验证人员验 证时，无法快速的控制对应的主板、背板或是风扇板。
第三缺点：BMC与CPLD的I2C协议的SDA讯号格式可以当DATA in， 也可以当DATAout，但是SDA讯号的电压是依靠于外部硬件的上拉电阻将电压 提升至工作电压，采用上拉电阻这种电压提升方式，导致传输数据的时钟频率 都不会太高，一般常设计为100k、400k或者是1MHZ，但是这些讯号的传输质 量都很差，若是想要提升时钟频率至10M、20M或者30MHz，采用上拉电阻的 方式就显得不那么理想。
发明内容
本发明主要解决的是BMC管控CPLD的系统过于庞大，导致出现硬件验证 耗费人力，无法提升时钟频率的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种通过SGPIO 共接多种设备的方法，包括以下步骤：
将至少两个CPLD通过SGPIO连接至BMC；
所述BMC执行响应策略，发送控制信号并携带校验码至第一CPLD；
所述第一CPLD验证校验码是否正确，若正确，则通知第二CPLD将第二 SDo端口设为高阻态；
所述第一CPLD根据所述控制信号将CPLD数据返回至所述BMC。
进一步，所述BMC执行响应策略，发送控制信号并携带校验码至第一CPLD 的步骤进一步包括：所述响应策略包括第一响应策略及第二响应策略；
所述校验码包括地址校验码及奇偶校验码。
进一步，所述所述BMC执行响应策略，发送控制信号并携带校验码至第一 CPLD的步骤进一步包括：
若所述BMC执行所述第一响应策略，则BMC通过第一SDo接口将控制信 号及地址校验码发送至第一CPLD的第二SDi接口；
若第一CPLD对所述地址校验码校验成功，则第一CPLD通过第二SDo接 口将控制信号对应的所述CPLD数据返回至所述BMC的第一SDi接口。
进一步，所述所述BMC执行响应策略，发送控制信号并携带校验码至第一 CPLD的步骤进一步包括：
若所述BMC执行所述第二响应策略，则BMC通过第一SDo接口将控制信 号及奇偶校验码发送至第一CPLD的第二SDi接口；
所述第一CPLD根据所述奇偶校验码的奇偶性执行奇偶定位操作或BMC数 据写入操作。
进一步，所述执行奇偶定位操作的步骤进一步包括：
若所述奇偶校验码的末尾为奇数，则根据所述奇偶校验码执行奇偶定位操 作，定位所述第一CPLD的地址；
所述第一CPLD根据时序信号将所述CPLD数据返回至所述BMC。
进一步，所述BMC数据写入操作的步骤进一步包括：
若所述奇偶校验码的末尾为偶数，导通所述第一CPLD的第二SDo接口， 并根据时序信号，所述BMC将BMC数据写入所述第一CPLD。
进一步，所述所述第一CPLD验证校验码是否正确，若正确，则通知第二 CPLD将第二SDo端口设为高阻态的步骤进一步包括：若不正确，则所述第一 CPLD执行告警操作。
本发明还提供一种通过SGPIO共接多种设备的系统，包括：BMC、响应单 元、校验单元、告警单元及若干CPLD；
所述BMC分别与所述响应单元、校验单元、告警单元及若干CPLD连接；
所述BMC与若干所述CPLD通过SGPIO连接；
所述响应单元设有响应策略，当BMC发送控制信号及校验码至CPLD时， 触发响应策略；
所述校验单元用于对所述校验码执行校验操作，若校验失败，则通知告警 单元执行告警操作，若校验成功，则所述CPLD执行响应策略；
接收到所述控制信号的所述CPLD，通知未接收到所述控制信号的所述 CPLD的第二SDo端口输出高阻态。
进一步，还包括定位单元，所述定位单元设有所述CPLD的位置信息；
所述校验码根据所述位置信息生成。
本发明还提供一种计算机可读存储介质，所述计算机可读存储介质存储有 计算机程序，所述计算机程序被处理器执行时，实现所述的一种通过SGPIO共 接多种设备的系统方法步骤。
本发明的有益效果是：
1、本发明所述的通过SGPIO共接多种设备的方法，可以实现无需I2C连接， 节省I2C的使用，当CPLD发生故障，可以根据定位信息进行检修，加速调试， 加速CPLD的时钟响应速率。
2、本发明所述的通过SGPIO共接多种设备的系统，可以实现验证控制信号， 并在控制信号校验失败时，执行告警操作，并可以根据定位单元的CPLD位置 信息定位CPLD。
3、本发明所述的通过SGPIO共接多种设备的介质，可以实现控制CPLD 实现高阻态，并可以对控制信号进行返回信息。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将 对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见 地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来 讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例1所述的通过SGPIO共接多种设备的方法的示意图；
图2是本发明实施例1所述的通过SGPIO共接多种设备的方法的结构示意 图；
图3是本发明实施例1所述的通过SGPIO共接多种设备的方法的时序示意 图；
图4是本发明实施例1所述的通过SGPIO共接多种设备的方法的时序示意 图；
图5是本发明实施例2所述的通过SGPIO共接多种设备的系统的拓扑图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描 述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实 施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实 施例，都属于本发明保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、 “第三”“第四”等是用于区别不同的对象，而不是用于描述特定的顺序。此 外术语“包括”和“具有”以及他们任何变形，意图在于覆盖不排他的包含。 例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已 列出的步骤或单元，而是可包括没有列出的步骤或单元。
需要说明的是，在本发明的描述中，
CPLD(Complex Programming logic device)是复杂可编程逻辑器件、
SDo(SDataOut)是输出文件、
SDi(SDataIn)是输入文件、
SL(SLoad)是加载、
SLK(SCLock)是串行时钟线、
BMC(Baseboard Management Controller)是基板管理控制器。
实施例1
现有服务器系统中，由于BMC I2Cbus可用接口有限的问题，无法闲置出单 独的接口连接到每片电路板的CPLD中，所以提出采用SGPIO获取数据，达到 减少输入或者输出引脚的目的，而SGPIO的输入输出为独立的两根信号。
本发明实施例提供一种通过SGPIO共接多种设备的方法，请参阅图1至图 4，包括以下步骤：
S100、创建SGPIO信号源；
BMC的GPIO模拟SGPIO传输格式，分别连接若干CPLD，该CPLD包括 主板、背板和风扇板的CPLD，因传统的BMC与一个CPLD连接，需要连接四 根线，例如SL、SLK、SDi及SDo，这对于连接线数量有限的BMC是无法接受 的，所以采用SGPIO，将BMC的四个接口，以并联的方式分别连接到主板、背 板和风扇板的CPLD，需要说明的是，本文所指出的主板、背板和风扇板的CPLD 的类型，只能作为服务器中部件的一小部分，所以这三类部件并不作为该发明 的限制。
S200、导入响应策略；
因此时BMC与多个服务器部件的CPLD连接，所以为了让BMC可以准确 响应，需要将响应策略导入BMC的第一SDo接口的模板中，在SGPIO连接方 式中，BMC及服务器部件的CPLD的四种接口中，SL、SLK、SDi分别作为输 出接口，为了方便描述将BMC的SDo接口以及SDi接口命名为第一SDo接口 及第一SDi接口，将若干CPLD的SDo接口及SDi接口命名为第二SDo接口及 第二SDi接口。
SDo作为输入接口，BMC的第一SDi与服务器部件的CPLD的第二SDo 连接，服务器部件的CPLD的第二SDi与BMC的第一SDo连接，因为传统BMC 与服务器部件的CPLD的通信方式中，信号的接受端送出的SDo信号只有0或 者1两种状态，这种状态对于BMC的状态认证是十分不利的，因为本发明所采 用的BMC并行与服务器部件的CPLD沟通，所以如何判别是哪一个服务器部件 的CPLD的第二SDo进行响应显得极为重要，当服务器部件，例如主板、背板和风扇板的CPLD接收控制指令时，首先要确认，为了方便说明将主板、背板 和风扇板的CPLD设为第一CPLD、第二CPLD及第三CPLD，当CPLD的第二 SDo接口接收到来自BMC的第一SDi信号后，CPLD判断BMC是否需要自身 的CPLD数据，若需要读取，则CPLD执行BMC的响应策略，若不需要读取， 则CPLD无需执行响应策略。
本实施例所提到的CPLD判断自身是否需要CPLD数据的具体实施方式是， BMC通过第一SDi接口发送的控制信号中，包括了不同类别标识符，CPLD通 过解码控制信号，提取标识符后，查看是否是BMC获取CPLD数据的标识符， 若是，则该CPLD将CPLD数据通过第二SDi接口发送至BMC的第一SDo接 口。
S300、执行响应策略；
本实施例提供几种方式作为响应策略提供参考；
响应策略1：
若BMC并联连接了三种服务器部件的CPLD，则每一个CPLD都被BMC 中设置了定位策略，该定位策略定义了地址校验码，例如主板的CPLD对应的 地址校验码为0x01，背板的CPLD对应的地址校验码为0x02，风扇板的CPLD 对应的地址校验码为0x03，为了方便描述将地址校验码0x01、0x02及0x03定 义为第一地址校验码、第二地址校验码及第三地址校验码，当BMC送出SGPIO 控制信号时，控制信号携带定位策略中的地址校验码发送至第一CPLD，第一 CPLD检索其自身的地址校验码与BMC发送的控制信号携带地址校验码是否一致，若一致，则将自身的CPLD数据通过第二SDo接口返回至BMC，若不一致， 则执行告警策略。
进一步，当CPLD检索其自身的地址信息与BMC发送的控制信号携带的地 址信息一致时，CPLD通知其余的CPLD的第二SDo设为高阻态输出，例如第 二CPLD、第三CPLD，而自身将根据BMC的控制信息将CPLD数据返回至BMC 的第一SDi接口。
进一步，该告警策略为该CPLD将自身的地址信息进行显示，并沟通BMC， 该显示方式不限于Web显示方式，也不限于将信息发送至BMC。
当然，BMC对于CPLD的响应策略不仅仅局限与上述的响应策略，同样， 本实施例还可以提供一种响应策略仅供参考；
响应策略2：
如图3和图4采用奇偶判别的方式，该奇偶判别可以实现对BMC数据的写 入，即BMC送出的SGPIO控制信号携带奇偶校验码，该奇偶校验码具有奇偶 性，该奇偶校验码可以为8位，当奇偶校验码的尾数为奇数时，可以通过奇偶 校验码判别BMC需要控制哪一个CPLD，执行奇偶定位操作，该8位奇偶校验 码可以指明需要控制哪个CPLD，当SLK的时序为下一时序时，第一CPLD将 控制信号对应的CPLD数据返回至BMC；
当BMC需要将BMC数据写入第一CPLD时，8位奇偶校验码的尾数为偶 数，当SLK的时序为下一时序时，该BMC将BMC数据发送至第一CPLD，即 需要一个控制信号与一个偶数奇偶校验码，以及导通CPLD的第二SDo接口后， BMC继续向该CPLD发送BMC数据，当控制信号与一个偶数奇偶校验码这两 种信号同时发送至第一CPLD时，BMC才可以向第一CPLD写入BMC数据， 通过这种方式，实际上也是一种安全策略。
进一步，当第一CPLD已经通过8位的奇偶校验码被BMC选中，该BMC 通知其余的CPLD的第二SDo接口设为高阻态输出，例如第二CPLD及第三 CPLD，而自身将根据BMC的控制信息将CPLD数据发送至BMC的第一SDi 接口。
这种方式对比第一种响应策略，少了响应策略，但是可以加快CPLD的响 应速度，本领域技术人员可以根据场景需求，进行选择。
进一步，在SGPIO发送端BMC中，BMC会在第一SDo接口模板里面，将 要读取接收端的电路板上的CPLD的机制加入，好让各个电路板上的CPLD可 以做出判断机制。
进一步，让真正要丢出讯号的电路板上的CPLD传出正确的CPLD数据给 接收端BMC接收，其余电路板上的CPLD则会将本身的SDo设定为高阻输出。
实施例2
本发明实施例提供一种通过SGPIO共接多种设备的系统，请参阅图5，包 括：
BMC、CPLD、响应单元、校验单元、定位单元及告警单元；
为了方便描述将BMC的SDo接口以及SDi接口命名为第一SDo接口及第 一SDi接口，将若干CPLD的SDo接口及SDi接口命名为第二SDo接口及第二 SDi接口。
BMC分别与告警单元、响应单元、校验单元、定位单元及若干CPLD连接， BMC的SL、SLK、SDi及SDo接口分别与若干CPLD并联，BMC的第一SDi 接口与CPLD的第二SDo接口连接，CPLD的第二SDi接口与BMC的第一SDo 接口连接。
定位单元设有定位策略，该定位策略包含了所有服务器在位的部件的地址 信息，即通过该定位策略可以定位到服务器部件对应的CPLD的地址。
BMC通过SGPIO与CPLD连接，响应单元设有响应策略，当BMC发送控 制指令时，响应单元执行响应策略，首先BMC发送控制信息以及定位单元内的 服务器部件对应CPLD的位置信息，检验单元对位置信息进行校验，若检验成 功，则允许CPLD对控制信号作出响应，若校验失败，则通知告警单元执行告 警操作。
CPLD根据响应策略作出响应，CPLD的第二SDi接口接收控制信号，然后 通过第二SDo接口将信号发送至BMC，并同时让其他没有接收到控制信号的 CPLD的第二SDo接口输出高阻态。
基于与前述实施例中方法同样的发明构思，本说明书实施例还提供一种计 算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被 处理器执行时实现如前述公开的一种通过SGPIO共接多种设备的方法的步骤。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过 硬件来完成，也可以通过程序来指令相关的硬件完成的程序可以存储于一种计 算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利 用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运 用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种通过SGPIO共接多种设备的方法，其特征在于，包括以下步骤：
将至少两个CPLD以并联的方式通过一个SGPIO连接至BMC；
所述BMC执行响应策略，发送控制信号并携带校验码至第一CPLD；
所述第一CPLD验证校验码是否正确，若正确，则通知第二CPLD将第二CPLD的第二SDo端口设为高阻态；
所述第一CPLD根据所述控制信号将CPLD数据返回至所述BMC。
2.根据权利要求1所述的通过SGPIO共接多种设备的方法，其特征在于：所述BMC执行响应策略，发送控制信号并携带校验码至第一CPLD的步骤进一步包括：所述响应策略包括第一响应策略及第二响应策略；
所述校验码包括地址校验码及奇偶校验码。
3.根据权利要求2所述的通过SGPIO共接多种设备的方法，其特征在于：所述所述BMC执行响应策略，发送控制信号并携带校验码至第一CPLD的步骤进一步包括：
若所述BMC执行所述第一响应策略，则BMC通过第一SDo接口将控制信号及地址校验码发送至第一CPLD的第二SDi接口；
若第一CPLD对所述地址校验码校验成功，则第一CPLD通过第二SDo接口将控制信号对应的所述CPLD数据返回至所述BMC的第一SDi接口。
4.根据权利要求2所述的通过SGPIO共接多种设备的方法，其特征在于：所述所述BMC执行响应策略，发送控制信号并携带校验码至第一CPLD的步骤进一步包括：
若所述BMC执行所述第二响应策略，则BMC通过第一SDo接口将控制信号及奇偶校验码发送至第一CPLD的第二SDi接口；
所述第一CPLD根据所述奇偶校验码的奇偶性执行奇偶定位操作或BMC数据写入操作。
5.根据权利要求4所述的通过SGPIO共接多种设备的方法，其特征在于：所述执行奇偶定位操作的步骤进一步包括：
若所述奇偶校验码的末尾为奇数，则根据所述奇偶校验码执行奇偶定位操作，定位所述第一CPLD的地址；
所述第一CPLD根据时序信号将所述CPLD数据返回至所述BMC。
6.根据权利要求4所述的通过SGPIO共接多种设备的方法，其特征在于：所述BMC数据写入操作的步骤进一步包括：
若所述奇偶校验码的末尾为偶数，导通所述第一CPLD的第二SDo接口，并根据时序信号，所述BMC将BMC数据写入所述第一CPLD。
7.根据权利要求1所述的通过SGPIO共接多种设备的方法，其特征在于：所述所述第一CPLD验证校验码是否正确，若正确，则通知第二CPLD将第二SDo端口设为高阻态的步骤进一步包括：若不正确，则所述第一CPLD执行告警操作。
8.一种通过SGPIO共接多种设备的系统，其特征在于，包括：BMC、响应单元、校验单元、告警单元及若干CPLD；
所述BMC分别与所述响应单元、校验单元、告警单元及若干CPLD连接；
若干所述CPLD以并联的方式通过一个SGPIO与所述BMC连接；
所述响应单元设有响应策略，当BMC发送控制信号及校验码至CPLD时，触发响应策略；
所述校验单元用于对所述校验码执行校验操作，若校验失败，则通知告警单元执行告警操作，若校验成功，则所述CPLD执行响应策略；
接收到所述控制信号的所述CPLD，通知未接收到所述控制信号的所述CPLD的第二SDo端口输出高阻态。
9.根据权利要求8所述的通过SGPIO共接多种设备的系统，其特征在于：还包括定位单元，所述定位单元设有所述CPLD的位置信息；
所述校验码根据所述位置信息生成。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时，实现权利要求1-7任一项所述的通过SGPIO共接多种设备的方法步骤。
CN202110355425.4A 2021-04-01 2021-04-01 一种通过sgpio共接多种设备的方法、系统及介质 Active CN113138951B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110355425.4A CN113138951B (zh) 2021-04-01 2021-04-01 一种通过sgpio共接多种设备的方法、系统及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110355425.4A CN113138951B (zh) 2021-04-01 2021-04-01 一种通过sgpio共接多种设备的方法、系统及介质

Publications (2)

Publication Number Publication Date
CN113138951A CN113138951A (zh) 2021-07-20
CN113138951B true CN113138951B (zh) 2022-09-20

Family

ID=76810344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110355425.4A Active CN113138951B (zh) 2021-04-01 2021-04-01 一种通过sgpio共接多种设备的方法、系统及介质

Country Status (1)

Country Link
CN (1) CN113138951B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113883078B (zh) * 2021-08-27 2024-01-23 苏州浪潮智能科技有限公司 一种风扇控制装置及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105404607B (zh) * 2015-11-20 2018-02-13 英业达科技有限公司 通用串行输入输出的数据传输方法
CN109426598B (zh) * 2017-09-05 2021-10-26 深圳中电长城信息安全系统有限公司 一种硬盘状态指示灯控制方法及装置
TWI678074B (zh) * 2018-12-03 2019-11-21 英業達股份有限公司 串列通用輸入/輸出系統
CN110096417B (zh) * 2019-04-11 2023-07-18 苏州浪潮智能科技有限公司 一种硬盘非重建状态误点灯的解决方法及系统
CN110377142A (zh) * 2019-06-27 2019-10-25 苏州浪潮智能科技有限公司 一种支持服务器硬盘独立上下电的系统及方法
CN110673867A (zh) * 2019-09-06 2020-01-10 苏州浪潮智能科技有限公司 Cpld在线升级方法、装置及系统
CN210324193U (zh) * 2019-09-19 2020-04-14 苏州浪潮智能科技有限公司 一种硬盘背板扩展结构
CN112069766A (zh) * 2020-08-09 2020-12-11 苏州浪潮智能科技有限公司 一种服务器内减少硬盘背板线缆的方法及装置

Also Published As

Publication number Publication date
CN113138951A (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
CN106598903B (zh) 调节Redriver芯片参数的方法及装置
US9146823B2 (en) Techniques for testing enclosure management controller using backplane initiator
US9690602B2 (en) Techniques for programming and verifying backplane controller chip firmware
CN113138951B (zh) 一种通过sgpio共接多种设备的方法、系统及介质
CN104516838A (zh) 管理路径确定方法及装置
US9886335B2 (en) Techniques for validating functionality of backplane controller chips
CN111176913A (zh) 一种检测服务器中Cable Port的电路和方法
CN110824387B (zh) 一种检测线缆连接的装置及方法
US20040162928A1 (en) High speed multiple ported bus interface reset control system
CN117251333A (zh) 一种硬盘信息获取方法、装置、设备及存储介质
CN116539992A (zh) 存储设备在位稳定状态检测装置、方法、逻辑模块及介质
CN115729872A (zh) 一种计算设备及pcie线缆连接的检测方法
CN115129560A (zh) 一种服务器及其接线告警系统
CN108959026A (zh) 一种精确监控raid卡的方法
CN112527345A (zh) 一种扩展柜cpld在线升级的方法、装置、设备及可读介质
CN101931547B (zh) 一种通信系统地址纠错方法、装置及通信设备
CN113869108B (zh) 一种识别硬盘背板连接的设备的方法及相关装置
CN116627463A (zh) 一种芯片升级方法、装置、设备及介质
CN108346878B (zh) 一种连接器、服务器及服务器电源切换方法
US12002494B2 (en) Method and device for detecting hard disk connection and disconnection during a computer session
US20230050294A1 (en) Method and device for detecting hard disk connection and disconnection during a computer session
CN114880264A (zh) Pcie信号配置处理方法、系统、终端及存储介质
CN117667818B (zh) 信号传输结构、服务器以及信号传输方法
CN216748731U (zh) 检测电路、接口链路工装板和检测系统
CN111414323B (zh) 冗余束磁盘

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant