CN114880264A - Pcie信号配置处理方法、系统、终端及存储介质 - Google Patents

Pcie信号配置处理方法、系统、终端及存储介质 Download PDF

Info

Publication number
CN114880264A
CN114880264A CN202210469445.9A CN202210469445A CN114880264A CN 114880264 A CN114880264 A CN 114880264A CN 202210469445 A CN202210469445 A CN 202210469445A CN 114880264 A CN114880264 A CN 114880264A
Authority
CN
China
Prior art keywords
pcie
configuration information
backboard
configuration
bmc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210469445.9A
Other languages
English (en)
Inventor
周生启
董自强
李岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210469445.9A priority Critical patent/CN114880264A/zh
Publication of CN114880264A publication Critical patent/CN114880264A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G06F9/4451—User profiles; Roaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及服务器技术领域，具体提供一种PCIE信号配置处理方法、系统、终端及存储介质，包括：通过BMC读取背板的身份信息，所述背板连接主板的PC IE接口；根据所述身份信息从主板的指定存储器中查询匹配配置信息，所述指定存储器存储有各种背板对应的PCIE信号配置信息；将背板的匹配配置信息发送至CPU，以根据所述匹配配置信息对所述背板连接的PC IE插口进行PCIE信号配置。本发明可以避免因线缆pin定义错误导致的PCIE信号拆分与配置错误；即使不同项目对PCIE信号拆分与合并的配置信号组合逻辑不一样，也可以通过修改BMC代码的方式来做定制化配置。

Description

PCIE信号配置处理方法、系统、终端及存储介质
技术领域
本发明涉及服务器技术领域，具体涉及一种PCIE信号配置处理方法、系统、终端及存储介质。
背景技术
服务器MB上，通常会有多种输出PCIE信号的接口，有的接口连接器形态是常见的PCIE x16 Slot，有的是x8的MCIO接口，有的是x16的Gen-Z接口。但服务器不同的配置中搭配不同的背板，不同的背板需要对PCIE信号做不同的拆分与合并，例如将两个x8的MCIO接口输出的PCIE信号组合成一个x16 PCIE信号，或者将一个x8 MCIO接口输出的x8 PCIE信号拆分成两组x4 PCIE信号，或者将一个输出x16PCIE信号的接口分成2组x8 PCIE信号以及4组x4 PCIE信号。
目前服务器上接不同背板时实现PCIE信号拆分与合并的实现逻辑是：先在背板上通过上下拉电阻设置好PCIE接口配置信号的状态，然后通过线缆将背板上PCIE配置信号的状态传递给主板上的CPU，最后CPU读取到代表不同PCIE配置的高低电平时，通过BIOS完成对特定PCIE信号接口的拆分与合并配置。
这种通过硬件方面的上下拉电阻来实现正确地PCIE信号接口的拆分与合并地配置方法首先需要添加硬件方面的电路，操作较为复杂。
发明内容
针对现有技术需要添加硬件电路且操作复杂的问题，本发明提供一种PCIE信号配置处理方法、系统、终端及存储介质，以解决上述技术问题。
第一方面，本发明提供一种PCIE信号配置处理方法，包括：
通过BMC读取背板的身份信息，所述背板连接主板的PCIE接口；
根据所述身份信息从主板的指定存储器中查询匹配配置信息，所述指定存储器存储有各种背板对应的PCIE信号配置信息；
将背板的匹配配置信息发送至CPU，以根据所述匹配配置信息对所述背板连接的PCIE插口进行PCIE信号配置。
进一步的，通过BMC读取背板的身份信息，所述背板连接主板的PCIE接口，包括：
通过BMC识别连接PCIE接口的所有PCIE设备，且BMC从所有PCIE设备中筛选出带有现场可更换单元的背板；
通过BMC从背板的现场可更换单元读取背板身份信息，所述身份信息包括背板名称、机器序列号。
进一步的，根据所述身份信息从主板的指定存储器中查询匹配配置信息，所述指定存储器存储有各种背板对应的PCIE信号配置信息，包括：
根据背板身份信息从主板的现场可更换单元中查询匹配的配置信息，所述主板的现场可更换单元中存储有多种类型背板的配置信息，所述配置信息包括对PCIE信号进行拆分或合并。
进一步的，将背板的匹配配置信息发送至CPU，以根据所述匹配配置信息对所述背板连接的PCIE插口进行PCIE信号配置，包括：
将背板的匹配配置信息发送至CPU，以使BIOS根据匹配配置信息对背板所连接的PCIE接口的PCIE信号进行拆分或合并。
第二方面，本发明提供一种PCIE信号配置处理系统，包括：
身份读取单元，用于通过BMC读取背板的身份信息，所述背板连接主板的PCIE接口；
配置读取单元，用于根据所述身份信息从主板的指定存储器中查询匹配配置信息，所述指定存储器存储有各种背板对应的PCIE信号配置信息；
配置执行单元，用于将背板的匹配配置信息发送至CPU，以根据所述匹配配置信息对所述背板连接的PCIE插口进行PCIE信号配置。
进一步的，所述身份读取单元包括：
设备识别模块，用于通过BMC识别连接PCIE接口的所有PCIE设备，且BMC从所有PCIE设备中筛选出带有现场可更换单元的背板；
身份读取模块，用于通过BMC从背板的现场可更换单元读取背板身份信息，所述身份信息包括背板名称、机器序列号。
进一步的，所述配置读取单元包括：
配置读取模块，用于根据背板身份信息从主板的现场可更换单元中查询匹配的配置信息，所述主板的现场可更换单元中存储有多种类型背板的配置信息，所述配置信息包括对PCIE信号进行拆分或合并。
进一步的，所述配置执行单元包括：
信号配置模块，用于将背板的匹配配置信息发送至CPU，以使BIOS根据匹配配置信息对背板所连接的PCIE接口的PCIE信号进行拆分或合并。
第三方面，提供一种终端，包括：
处理器、存储器，其中，
该存储器用于存储计算机程序，
该处理器用于从存储器中调用并运行该计算机程序，使得终端执行上述的终端的方法。
第四方面，提供了一种计算机存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本发明的有益效果在于，
本发明提供的PCIE信号配置处理方法、系统、终端及存储介质，可以避免因线缆pin定义错误导致的PCIE信号拆分与配置错误；即使不同项目对PCIE信号拆分与合并的配置信号组合逻辑不一样，也可以通过修改BMC代码的方式来做定制化配置。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的方法的示意性流程图。
图2是本发明一个实施例的系统的示意性框图。
图3为本发明实施例提供的一种终端的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
图1是本发明一个实施例的方法的示意性流程图。其中，图1执行主体可以为一种PCIE信号配置处理系统。
如图1所示，该方法包括：
步骤110，通过BMC读取背板的身份信息，所述背板连接主板的PCIE接口；
步骤120，根据所述身份信息从主板的指定存储器中查询匹配配置信息，所述指定存储器存储有各种背板对应的PCIE信号配置信息；
步骤130，将背板的匹配配置信息发送至CPU，以根据所述匹配配置信息对所述背板连接的PCIE插口进行PCIE信号配置。
为了便于对本发明的理解，下面以本发明PCIE信号配置处理方法的原理，结合实施例中对PCIE信号进行配置处理的过程，对本发明提供的PCIE信号配置处理方法做进一步的描述。
具体的，所述PCIE信号配置处理方法包括：
S1、通过BMC读取背板的身份信息，所述背板连接主板的PCIE接口。
通过BMC识别连接PCIE接口的所有PCIE设备，且BMC从所有PCIE设备中筛选出带有现场可更换单元的背板；通过BMC从背板的现场可更换单元读取背板身份信息，所述身份信息包括背板名称、机器序列号。
具体的，服务器MB上电后，BMC先读取各个背板上FRU中的信息，以确定背板的名称。
S2、根据所述身份信息从主板的指定存储器中查询匹配配置信息，所述指定存储器存储有各种背板对应的PCIE信号配置信息。
根据背板身份信息从主板的现场可更换单元中查询匹配的配置信息，所述主板的现场可更换单元中存储有多种类型背板的配置信息，所述配置信息包括对PCIE信号进行拆分或合并。
具体的，预先在主板的现场可更换单元中存储多种类型背板的配置信息，例如：背板A-将两个x8的MCIO接口输出的PCIE信号组合成一个x16 PCIE信号；背板B-将一个x8MCIO接口输出的x8 PCIE信号拆分成两组x4 PCIE信号。
S3、将背板的匹配配置信息发送至CPU，以根据所述匹配配置信息对所述背板连接的PCIE插口进行PCIE信号配置。
将背板的匹配配置信息发送至CPU，以使BIOS根据匹配配置信息对背板所连接的PCIE接口的PCIE信号进行拆分或合并。
具体的，将MB上的FRU中对应的各个背板的配置信息发给CPU，由BIOS来实现对不同的PCIE信号接口的正确拆分与合并。
如图2所示，该系统200包括：
身份读取单元210，用于通过BMC读取背板的身份信息，所述背板连接主板的PCIE接口；
配置读取单元220，用于根据所述身份信息从主板的指定存储器中查询匹配配置信息，所述指定存储器存储有各种背板对应的PCIE信号配置信息；
配置执行单元230，用于将背板的匹配配置信息发送至CPU，以根据所述匹配配置信息对所述背板连接的PCIE插口进行PCIE信号配置。
可选地，作为本发明一个实施例，所述身份读取单元包括：
设备识别模块，用于通过BMC识别连接PCIE接口的所有PCIE设备，且BMC从所有PCIE设备中筛选出带有现场可更换单元的背板；
身份读取模块，用于通过BMC从背板的现场可更换单元读取背板身份信息，所述身份信息包括背板名称、机器序列号。
可选地，作为本发明一个实施例，所述配置读取单元包括：
配置读取模块，用于根据背板身份信息从主板的现场可更换单元中查询匹配的配置信息，所述主板的现场可更换单元中存储有多种类型背板的配置信息，所述配置信息包括对PCIE信号进行拆分或合并。
可选地，作为本发明一个实施例，所述配置执行单元包括：
信号配置模块，用于将背板的匹配配置信息发送至CPU，以使BIOS根据匹配配置信息对背板所连接的PCIE接口的PCIE信号进行拆分或合并。
图3为本发明实施例提供的一种终端300的结构示意图，该终端300可以用于执行本发明实施例提供的PCIE信号配置处理方法。
其中，该终端300可以包括：处理器310、存储器320及通信单元330。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，图中示出的服务器的结构并不构成对本发明的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
其中，该存储器320可以用于存储处理器310的执行指令，存储器320可以由任何类型的易失性或非易失性存储终端或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。当存储器320中的执行指令由处理器310执行时，使得终端300能够执行以下上述方法实施例中的部分或全部步骤。
处理器310为存储终端的控制中心，利用各种接口和线路连接整个电子终端的各个部分，通过运行或执行存储在存储器320内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行电子终端的各种功能和/或处理数据。所述处理器可以由集成电路(Integrated Circuit，简称IC)组成，例如可以由单颗封装的IC所组成，也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说，处理器310可以仅包括中央处理器(Central Processing Unit，简称CPU)。在本发明实施方式中，CPU可以是单运算核心，也可以包括多运算核心。
通信单元330，用于建立通信信道，从而使所述存储终端可以与其它终端进行通信。接收其他终端发送的用户数据或者向其他终端发送用户数据。
本发明还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时可包括本发明提供的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(英文：read-only memory，简称：ROM)或随机存储记忆体(英文：random access memory，简称：RAM)等。
因此，本发明可以避免因线缆pin定义错误导致的PCIE信号拆分与配置错误；即使不同项目对PCIE信号拆分与合并的配置信号组合逻辑不一样，也可以通过修改BMC代码的方式来做定制化配置，本实施例所能达到的技术效果可以参见上文中的描述，此处不再赘述。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中如U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质，包括若干指令用以使得一台计算机终端(可以是个人计算机，服务器，或者第二终端、网络终端等)执行本发明各个实施例所述方法的全部或部分步骤。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于终端实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统和方法，可以通过其它的方式实现。例如，以上所描述的系统实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，系统或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种PCIE信号配置处理方法，其特征在于，包括：
通过BMC读取背板的身份信息，所述背板连接主板的PCIE接口；
根据所述身份信息从主板的指定存储器中查询匹配配置信息，所述指定存储器存储有各种背板对应的PCIE信号配置信息；
将背板的匹配配置信息发送至CPU，以根据所述匹配配置信息对所述背板连接的PCIE插口进行PCIE信号配置。
2.根据权利要求1所述的方法，其特征在于，通过BMC读取背板的身份信息，所述背板连接主板的PCIE接口，包括：
通过BMC识别连接PCIE接口的所有PCIE设备，且BMC从所有PCIE设备中筛选出带有现场可更换单元的背板；
通过BMC从背板的现场可更换单元读取背板身份信息，所述身份信息包括背板名称、机器序列号。
3.根据权利要求1所述的方法，其特征在于，根据所述身份信息从主板的指定存储器中查询匹配配置信息，所述指定存储器存储有各种背板对应的PCIE信号配置信息，包括：
根据背板身份信息从主板的现场可更换单元中查询匹配的配置信息，所述主板的现场可更换单元中存储有多种类型背板的配置信息，所述配置信息包括对PCIE信号进行拆分或合并。
4.根据权利要求1所述的方法，其特征在于，将背板的匹配配置信息发送至CPU，以根据所述匹配配置信息对所述背板连接的PCIE插口进行PCIE信号配置，包括：
将背板的匹配配置信息发送至CPU，以使BIOS根据匹配配置信息对背板所连接的PCIE接口的PCIE信号进行拆分或合并。
5.一种PCIE信号配置处理系统，其特征在于，包括：
身份读取单元，用于通过BMC读取背板的身份信息，所述背板连接主板的PCIE接口；
配置读取单元，用于根据所述身份信息从主板的指定存储器中查询匹配配置信息，所述指定存储器存储有各种背板对应的PCIE信号配置信息；
配置执行单元，用于将背板的匹配配置信息发送至CPU，以根据所述匹配配置信息对所述背板连接的PCIE插口进行PCIE信号配置。
6.根据权利要求5所述的系统，其特征在于，所述身份读取单元包括：
设备识别模块，用于通过BMC识别连接PCIE接口的所有PCIE设备，且BMC从所有PCIE设备中筛选出带有现场可更换单元的背板；
身份读取模块，用于通过BMC从背板的现场可更换单元读取背板身份信息，所述身份信息包括背板名称、机器序列号。
7.根据权利要求5所述的系统，其特征在于，所述配置读取单元包括：
配置读取模块，用于根据背板身份信息从主板的现场可更换单元中查询匹配的配置信息，所述主板的现场可更换单元中存储有多种类型背板的配置信息，所述配置信息包括对PCIE信号进行拆分或合并。
8.根据权利要求5所述的系统，其特征在于，所述配置执行单元包括：
信号配置模块，用于将背板的匹配配置信息发送至CPU，以使BIOS根据匹配配置信息对背板所连接的PCIE接口的PCIE信号进行拆分或合并。
9.一种终端，其特征在于，包括：
处理器；
用于存储处理器的执行指令的存储器；
其中，所述处理器被配置为执行权利要求1-4任一项所述的方法。
10.一种存储有计算机程序的计算机可读存储介质，其特征在于，该程序被处理器执行时实现如权利要求1-4中任一项所述的方法。
CN202210469445.9A 2022-04-30 2022-04-30 Pcie信号配置处理方法、系统、终端及存储介质 Withdrawn CN114880264A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210469445.9A CN114880264A (zh) 2022-04-30 2022-04-30 Pcie信号配置处理方法、系统、终端及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210469445.9A CN114880264A (zh) 2022-04-30 2022-04-30 Pcie信号配置处理方法、系统、终端及存储介质

Publications (1)

Publication Number Publication Date
CN114880264A true CN114880264A (zh) 2022-08-09

Family

ID=82673162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210469445.9A Withdrawn CN114880264A (zh) 2022-04-30 2022-04-30 Pcie信号配置处理方法、系统、终端及存储介质

Country Status (1)

Country Link
CN (1) CN114880264A (zh)

Similar Documents

Publication Publication Date Title
US8176207B2 (en) System debug of input/output virtualization device
CN114003538B (zh) 一种智能网卡的识别方法及智能网卡
CN114003445B (zh) Bmc的i2c监控功能测试方法、系统、终端及存储介质
CN118035149A (zh) PCIe拓扑的配置方法、装置、设备及存储介质
CN115129249A (zh) Sas链路拓扑识别管理方法、系统、终端及存储介质
CN114116337A (zh) 基于pcie链路配置的硬盘测试方法、系统、终端及存储介质
CN102063341A (zh) 高密度服务器
CN220473935U (zh) 一种支持识别检测的pcie扩展系统
WO2024113767A1 (zh) 智能网卡的上电方法及上电装置
CN112527715A (zh) 一种服务器多io拓展的自动配置方法及相关设备
CN116521585A (zh) 槽位丝印显示方法、装置、设备及存储介质
CN114880264A (zh) Pcie信号配置处理方法、系统、终端及存储介质
CN114996069A (zh) 一种主板测试方法、装置以及介质
CN114443445B (zh) 硬盘点灯方法、装置、电子设备及存储介质
CN113835762B (zh) 硬盘背板默认配置更新方法及系统
CN116226008A (zh) 端口地址配置器、配置方法及终端
CN115729872A (zh) 一种计算设备及pcie线缆连接的检测方法
CN113138951B (zh) 一种通过sgpio共接多种设备的方法、系统及介质
US6549027B1 (en) Apparatus and method for testing for compatibility between circuit boards
CN114117446A (zh) 一种bios镜像文件刷新校验方法、装置、终端及存储介质
CN108710508B (zh) 一种处理方法、装置及电子设备
CN113688085A (zh) 一种pci-e设备的服务器接口管理结构和方法
CN114579381B (zh) 磁盘阵列远程调试方法、系统、终端及存储介质
CN111309521A (zh) Fpga重加载方法、fpga卡式设备和主机
CN112988250B (zh) 多主板usb服务配置方法、系统、终端及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220809