CN110995604A - 一种扩展SpaceWire端口的SpaceWire路由器级联结构 - Google Patents
一种扩展SpaceWire端口的SpaceWire路由器级联结构 Download PDFInfo
- Publication number
- CN110995604A CN110995604A CN201911193639.5A CN201911193639A CN110995604A CN 110995604 A CN110995604 A CN 110995604A CN 201911193639 A CN201911193639 A CN 201911193639A CN 110995604 A CN110995604 A CN 110995604A
- Authority
- CN
- China
- Prior art keywords
- spacewire
- fifo
- router
- spacewire router
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/58—Association of routers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种扩展SpaceWire端口的SpaceWire路由器级联结构，包括SpaceWire路由器A和SpaceWire路由器B。SpaceWire路由器A和SpaceWire路由器B都包含SpaceWire端口和外部并行端口，外部并行端口包括发送FIFO和接收FIFO，SpaceWire路由器A的接收FIFO连接SpaceWire路由器B的发送FIFO，SpaceWire路由器A的发送FIFO连接SpaceWire路由器B的接收FIFO，通过这种级联方式，节省了额外硬件资源，扩展了SpaceWire路由器的SpaceWire端口，提升了SpaceWire网络的传输效率。
Description
技术领域
本发明属于集成电路设计领域，用于星载电子设备之间的通讯和数据交换，涉及一种扩展SpaceWire端口的SpaceWire路由器级联结构。
背景技术
SpaceWire是一种高速的双向的、全双工的数据传输网络。它旨在将星载传感器、处理单元、存储系统等有效载荷连接成综合的数据处理网络，结合了IEEE1355-1995和LVDS等标准的优点，适合于构建高性能的星载数据网络。可以有效地降低系统集成成本，提升数据处理设备和子系统之间的兼容性，增强有效载荷在不同空间任务中的可重用性。
构成SpaceWire网络的器件包括通讯控制器和路由器。SpaceWire路由器将各个功能节点连接在一起，实现数据包在各个节点之间的路由，路由器的性能直接影响了整个SpaceWire网络效率。SpaceWire路由器的SpaceWire端口扩展对于组建大规模的SpaceWire网络起到了关键的作用，在国外是一个发展方向，Aeroflex公司已经将单个路由器的SpaceWire端口扩展到了16个，但成本和复杂度相对较高，目前难以推广。在国内通信领域，尤其在航空航天等重要领域对SpaceWire路由器的SpaceWire端口扩展出现了需求，组建复杂的网络需要更多的SpaceWire端口。目前，SpaceWire路由器的典型产品具有8个SpaceWire端口和2个外部并行端口。
SpaceWire路由器的典型产品在扩展SpaceWire端口的应用中主要存在以下问题：
两个SpaceWire路由器通过SpaceWire端口连接，可构成具有14个SpaceWire端口的级联路由器结构，但减少了2个SpaceWire端口，对于组建SpaceWire网络具有局限性；SpaceWire路由器之间通过外部并行端口来连接，需要额外的转换逻辑，增加了系统用户的设计成本和复杂度；SpaceWire路由器通过两个外部并行端口和外部处理器相连，用于处理器对路由器的控制和监测，但只用一个外部并行端口和处理器相连一般情况下就能满足需求。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提供了一种扩展SpaceWire端口的SpaceWire路由器级联结构。避免了SpaceWire路由器之间通过SpaceWire端口连接，减少SpaceWire端口总数量的问题，解决了SpaceWire路由器之间通过外部并行端口直接连接时，需要进行逻辑转换的问题；通过一个外部并口和处理器之间的连接，解决了处理器对路由器的调试问题。
本发明的技术方案是：一种扩展SpaceWire端口的SpaceWire路由器级联结构，包括SpaceWire路由器A和SpaceWire路由器B，其中：
SpaceWire路由器A和SpaceWire路由器B的结构相同，都包含8个SpaceWire端口和2个外部并行端口；SpaceWire端口用于连接SpaceWire网络中的其他SpaceWire节点或SpaceWire路由器；SpaceWire路由器A或B的外部并行端口由发送FIFO和接收FIFO组成。
所述的SpaceWire路由器A或B的发送FIFO由发送数据线tdata、读使能rd_n和空信号empty组成，接收FIFO由接收数据线rdata、写使能wr_n和满信号full组成。
所述的SpaceWire路由器A和SpaceWire路由器B的外部并行端口1连接关系中，SpaceWire路由器A的发送FIFO的发送数据线tdata连接SpaceWire路由器B的接收FIFO的接收数据线rdata，SpaceWire路由器A的发送FIFO的读使能rd_n连接SpaceWire路由器B的接收FIFO的满信号full，SpaceWire路由器A的发送FIFO的空信号empty连接SpaceWire路由器B的接收FIFO的写使能wr_n；SpaceWire路由器A的接收FIFO的接收数据线rdata连接SpaceWire路由器B的发送FIFO的发送数据线tdata，SpaceWire路由器A的接收FIFO的写使能wr_n连接SpaceWire路由器B的发送FIFO的空信号empty，SpaceWire路由器A的接收FIFO的满信号full连接SpaceWire路由器B的发送FIFO的读使能rd_n。
所述的SpaceWire路由器A或B的发送FIFO的读使能rd_n低电平有效，空信号empty高电平有效；所述的SpaceWire路由器A或B的接收FIFO的写使能wr_n低电平有效，满信号full高电平有效。
所述的SpaceWire路由器A的发送FIFO的读使能rd_n和SpaceWire路由器B的接收FIFO的写使能wr_n同时有效时，SpaceWire路由器A的发送FIFO的数据才能写入SpaceWire路由器B的接收FIFO中；SpaceWire路由器A的接收FIFO的写使能wr_n和SpaceWire路由器B的发送FIFO的读使能rd_n同时有效时，SpaceWire路由器B的发送FIFO的数据才能写入SpaceWire路由器A的接收FIFO中。
本发明与现有技术相比的优点在于：
1、现有技术通常需要连接两个路由器的SpaceWire端口进行总体端口扩展，这样外部器件可使用的SpaceWire端口总数就会减少两个，而本发明的一种扩展SpaceWire端口的SpaceWire路由器级联结构，不需要使用SpaceWire端口进行改进，最大限度的扩展了SpaceWire端口的数量；
2、现有技术在连接两个路由器的外部并行端口时，需要做接口逻辑，额外增加外部器件，不能直接相连，而本发明的一种扩展SpaceWire端口的SpaceWire路由器级联结构，直接将两个路由器各自一个外部并行端口进行连接，不需要进行逻辑转换，降低了复杂度，更便于使用；
3、现有技术通过两个外部并行端口和处理器相连，对单个路由器的状态进行监测，而本发明的一种扩展SpaceWire端口的SpaceWire路由器级联结构，使用两个外部并行端口和处理器相连，可以同时对两个路由器的状态进行监测，两个路由器的一个外部并行端口直接进行相连，，提高了外部并行端口的使用率。
4、现有技术通常需要改变路由器内部结构，重新对路由逻辑进行设计才能达到16个端口，总体电路比两个直接连接更加复杂，成本高，时间长，而本发明的一种扩展SpaceWire端口的SpaceWire路由器级联结构，结构更加简单，成本低，花费时间短，减小了设计复杂度。
附图说明
图1为本发明扩展SpaceWire端口的SpaceWire路由器级联结构示意图；
图2为本发明的级联结构中外部并行端口的信号流程图；
图3为本发明的级联结构中外部并行端口数据传输时序图；
具体实施方式
为使本发明的目的、技术方案和优点更加清晰，下面将结合附图对本发明的实施方式作进一步详细描述。
如图1所示，本发明为一种扩展SpaceWire端口的SpaceWire路由器级联结构，在本实施例中，所述一种扩展SpaceWire端口的SpaceWire路由器级联结构包括：SpaceWire路由器A和SpaceWire路由器B。其中：
所述SpaceWire路由器A和SpaceWire路由器B的结构完全相同，都包含8个SpaceWire端口和2个外部并行端口；SpaceWire端口用于连接SpaceWire网络中的其他SpaceWire节点或SpaceWire路由器，一个外部并行端口用于和外部处理器相连，便于处理器的控制和监控，另一个外部并行端口用于两个路由器之间的直接级联。
在本实施例中，SpaceWire路由器A或B的每个外部并行端口由两个独立的深度为4的同步FIFO构成，分别为发送FIFO和接收FIFO。发送FIFO用于路由器数据的发送，接收FIFO用于路由器数据的接收，两个FIFO的数据位宽为9位，其中低8位为数据位，最高位为标识位。
所述的SpaceWire路由器A或B的外部并行端口的发送FIFO由发送数据线tdata、读使能rd_n和空信号empty组成，其中tdata为输出信号，位宽为9位，读使能rd_n为输入信号，低电平有效，空信号empty为输出信号，高电平有效；外部并行端口的接收FIFO由接收数据线rdata、写使能wr_n和满信号full组成，其中rdata为输入信号，位宽为9位，写使能wr_n为输入信号，低电平有效，满信号full为输出信号，高电平有效。
两个SpaceWire总线路由器通过电路的外部并行端口1，可直接级联，构成具有16个SpaceWire端口的路由器。具体连接方式是：
所述的SpaceWire路由器A的发送FIFO的发送数据线tdata连接SpaceWire路由器B的接收FIFO的接收数据线rdata，SpaceWire路由器A的发送FIFO的读使能rd_n连接SpaceWire路由器B的接收FIFO的满信号full，SpaceWire路由器A的发送FIFO的空信号empty连接SpaceWire路由器B的接收FIFO的写使能wr_n；SpaceWire路由器A的接收FIFO的接收数据线rdata连接SpaceWire路由器B的发送FIFO的发送数据线tdata，SpaceWire路由器A的接收FIFO的写使能wr_n连接SpaceWire路由器B的发送FIFO的空信号empty，SpaceWire路由器A的接收FIFO的满信号full连接SpaceWire路由器B的发送FIFO的读使能rd_n。
如图2所示，所述SpaceWire路由器A和B同时上电时，级联结构的外部并行端口中，一端SpaceWire路由器发送FIFO的读使能rd_n和与之相连的SpaceWire路由器的接收FIFO的写使能wr_n都无效，一段时间后，发送FIFO的读使能rd_n有效，与之相连的SpaceWire路由器的接收FIFO的写使能wr_n仍无效，当进行数据传输时，判断发送FIFO的读使能rd_n和与之相连的SpaceWire路由器的接收FIFO的写使能wr_n是否都有效，如果都有效则发送FIFO的数据发送到与之相连的接收FIFO中，如果至少有一个无效，则不能进行数据传输，继续进行判断，是否传输结束，如果没结束继续判断是否需要进行数据传输，直到数据传输结束。
所述的SpaceWire路由器A的发送FIFO的读使能rd_n和SpaceWire路由器B的接收FIFO的写使能wr_n同时有效时，SpaceWire路由器A的发送FIFO的数据才能写入SpaceWire路由器B的接收FIFO中；SpaceWire路由器A的接收FIFO的写使能wr_n和SpaceWire路由器B的发送FIFO的读使能rd_n同时有效时，SpaceWire路由器B的发送FIFO的数据才能写入SpaceWire路由器A的接收FIFO中。
如图3所示，所述SpaceWire路由器A和B开始进行数据传输时，发送FIFO的读使能rd_n为低电平，接收FIFO的写使能wr_n为高电平，此时发送FIFO状态为空，接收FIFO的状态为非满，不进行数据传输；在clk上升沿1，发送FIFO的读使能rd_n为低电平，接收FIFO的写使能wr_n为低电平，此时发送FIFO状态为非空，接收FIFO的状态为非满，进行数据正常传输；在clk上升沿2，发送FIFO的读使能rd_n为高电平，接收FIFO的写使能wr_n为低电平，此时发送FIFO状态为非空，接收FIFO的状态为满，不进行数据传输；在clk上升沿3，发送FIFO的读使能rd_n为低电平，接收FIFO的写使能wr_n为低电平，此时发送FIFO状态为非空，接收FIFO的状态为非满，进行数据正常传输；在clk上升沿4，发送FIFO的读使能rd_n为低电平，接收FIFO的写使能wr_n为高电平，此时发送FIFO状态为空，接收FIFO的状态为非满，不进行数据传输；在clk上升沿5，发送FIFO的读使能rd_n为低电平，接收FIFO的写使能wr_n为低电平，此时发送FIFO状态为非空，接收FIFO的状态为非满，进行数据正常传输。
在本实施例中，所述SpaceWire路由器A和B用做级联结构的的外部并行端口是同步逻辑。
以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。
Claims (5)
1.一种扩展SpaceWire端口的SpaceWire路由器级联结构，其特征在于：包括SpaceWire路由器A和SpaceWire路由器B，其中：
SpaceWire路由器A和SpaceWire路由器B的结构相同，各自均包含8个SpaceWire端口和2个外部并行端口；SpaceWire端口用于连接SpaceWire网络中的其他SpaceWire节点或SpaceWire路由器；SpaceWire路由器A或B的外部并行端口由发送FIFO和接收FIFO组成。
2.根据权利要求1所述的一种扩展SpaceWire端口的SpaceWire路由器级联结构，其特征在于：所述的SpaceWire路由器A或B的发送FIFO由发送数据线tdata、读使能rd_n和空信号empty组成；SpaceWire路由器A或B的接收FIFO由接收数据线rdata、写使能wr_n和满信号full组成。
3.根据权利要求1所述的一种扩展SpaceWire端口的SpaceWire路由器级联结构，其特征在于：所述SpaceWire路由器A的发送FIFO的发送数据线tdata连接SpaceWire路由器B的接收FIFO的接收数据线rdata，SpaceWire路由器A的发送FIFO的读使能rd_n连接SpaceWire路由器B的接收FIFO的满信号full，SpaceWire路由器A的发送FIFO的空信号empty连接SpaceWire路由器B的接收FIFO的写使能wr_n；SpaceWire路由器A的接收FIFO的接收数据线rdata连接SpaceWire路由器B的发送FIFO的发送数据线tdata，SpaceWire路由器A的接收FIFO的写使能wr_n连接SpaceWire路由器B的发送FIFO的空信号empty，SpaceWire路由器A的接收FIFO的满信号full连接SpaceWire路由器B的发送FIFO的读使能rd_n。
4.根据权利要求2或3所述的一种扩展SpaceWire端口的SpaceWire路由器级联结构，其特征在于：当所述SpaceWire路由器A或B的发送FIFO的读使能rd_n低电平有效，空信号empty高电平有效；当所述的SpaceWire路由器A或B的接收FIFO的写使能wr_n低电平有效，满信号full高电平有效。
5.根据权利要求4任意所述的SpaceWire路由器级联结构，其特征在于：当所述SpaceWire路由器A的发送FIFO的读使能rd_n和SpaceWire路由器B的接收FIFO的写使能wr_n同时有效时，SpaceWire路由器A的发送FIFO的数据才可写入SpaceWire路由器B的接收FIFO中；当SpaceWire路由器A的接收FIFO的写使能wr_n和SpaceWire路由器B的发送FIFO的读使能rd_n同时有效时，SpaceWire路由器B的发送FIFO的数据才可写入SpaceWire路由器A的接收FIFO中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911193639.5A CN110995604B (zh) | 2019-11-28 | 2019-11-28 | 一种扩展SpaceWire端口的SpaceWire路由器级联结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911193639.5A CN110995604B (zh) | 2019-11-28 | 2019-11-28 | 一种扩展SpaceWire端口的SpaceWire路由器级联结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110995604A true CN110995604A (zh) | 2020-04-10 |
| CN110995604B CN110995604B (zh) | 2021-09-28 |
Family
ID=70087853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911193639.5A Active CN110995604B (zh) | 2019-11-28 | 2019-11-28 | 一种扩展SpaceWire端口的SpaceWire路由器级联结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110995604B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112948294A (zh) * | 2021-03-19 | 2021-06-11 | 北京控制工程研究所 | 面向SOC的全域并行收发数据的双通道SpaceWire控制器及控制方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150350070A1 (en) * | 2011-06-30 | 2015-12-03 | Astrium Limited | Apparatus and method for use in a spacewire-based network |
| CN105137864A (zh) * | 2015-07-31 | 2015-12-09 | 上海卫星工程研究所 | 空间飞行器下位机协控制SoC芯片 |
| CN105514707A (zh) * | 2015-11-30 | 2016-04-20 | 上海卫星工程研究所 | 提高SpW网络传输抗干扰性能的方法及其验证系统 |
| CN107104737A (zh) * | 2017-03-01 | 2017-08-29 | 西安微电子技术研究所 | 一种基于光纤互连的节点设备端口扩展系统及方法 |
| CN107135150A (zh) * | 2017-03-23 | 2017-09-05 | 北京空间飞行器总体设计部 | 一种基于SpaceWire接口交叉备份的冗余容错系统 |
| CN108234337A (zh) * | 2017-12-06 | 2018-06-29 | 北京时代民芯科技有限公司 | 一种支持主机接口的SpaceWire总线路由器 |
-
2019
- 2019-11-28 CN CN201911193639.5A patent/CN110995604B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150350070A1 (en) * | 2011-06-30 | 2015-12-03 | Astrium Limited | Apparatus and method for use in a spacewire-based network |
| CN105137864A (zh) * | 2015-07-31 | 2015-12-09 | 上海卫星工程研究所 | 空间飞行器下位机协控制SoC芯片 |
| CN105514707A (zh) * | 2015-11-30 | 2016-04-20 | 上海卫星工程研究所 | 提高SpW网络传输抗干扰性能的方法及其验证系统 |
| CN107104737A (zh) * | 2017-03-01 | 2017-08-29 | 西安微电子技术研究所 | 一种基于光纤互连的节点设备端口扩展系统及方法 |
| CN107135150A (zh) * | 2017-03-23 | 2017-09-05 | 北京空间飞行器总体设计部 | 一种基于SpaceWire接口交叉备份的冗余容错系统 |
| CN108234337A (zh) * | 2017-12-06 | 2018-06-29 | 北京时代民芯科技有限公司 | 一种支持主机接口的SpaceWire总线路由器 |
Non-Patent Citations (4)
| Title |
|---|
| 刘伟伟: "SpaceWire路由器研制", 《中国优秀硕士学位论文全文数据库》 * |
| 毛春静: "星载SpaceWire路由器的研究与设计", 《电子与信息学报》 * |
| 申景诗: "星载SpaceWire总线网络设计", 《中国优秀硕士学位论文全文数据库》 * |
| 鲁文帅: "SpaceWire即插即用技术研究", 《中国优秀硕士学位论文全文数据库》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112948294A (zh) * | 2021-03-19 | 2021-06-11 | 北京控制工程研究所 | 面向SOC的全域并行收发数据的双通道SpaceWire控制器及控制方法 |
| CN112948294B (zh) * | 2021-03-19 | 2024-02-09 | 北京控制工程研究所 | 面向SOC的全域并行收发数据的双通道SpaceWire控制器及控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110995604B (zh) | 2021-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106603358B (zh) | 一种基于mlvds接口的快速总线系统和实现方法 | |
| CN201604665U (zh) | 一种列控中心通信接口设备 | |
| CN109828941A (zh) | Axi2wb总线桥实现方法、装置、设备及存储介质 | |
| CN110837486B (zh) | 一种基于FPGA的FlexRay-CPCIe通信系统 | |
| JP2001014269A5 (zh) | ||
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN110635985A (zh) | 一种FlexRay-CPCIe通信模块 | |
| CN108052473A (zh) | 串行通信装置 | |
| WO2022088542A1 (zh) | 一种基于fpga的usb3.0/3.1控制系统 | |
| CN108462620B (zh) | 一种吉比特级SpaceWire总线系统 | |
| CN114153775A (zh) | 一种基于AXI总线的FlexRay控制器 | |
| CN110995604B (zh) | 一种扩展SpaceWire端口的SpaceWire路由器级联结构 | |
| CN101106504A (zh) | 基于can总线的智能自主机器人分布式通信系统 | |
| CN101009542B (zh) | 一种数据网络节点设备端口的扩展装置 | |
| CN108614792B (zh) | 1394事务层数据包存储管理方法及电路 | |
| CN201378851Y (zh) | 一种ccd图像数据采集装置 | |
| CN102929329A (zh) | 片上系统间互连网络的动态重构方法 | |
| CN106059927A (zh) | 一种星型结构的有限级联自动重构网络路由设备及其网络 | |
| CN210780877U (zh) | 基于sdio接口的嵌入式多cpu互联电路 | |
| CN103106177B (zh) | 多核网络处理器的片上互联结构及其方法 | |
| CN110888831B (zh) | 一种多电源域异步通信装置 | |
| CN102004713B (zh) | 一种 TigerSHARC DSP LINK 口转串行 RapidIO总线的实现方法 | |
| CN100574319C (zh) | 计算机系统中的基于信用的流动控制的方法、系统和设备 | |
| CN210380893U (zh) | 拓扑板卡及拓扑系统 | |
| CN113676253A (zh) | 一种基于FPGA的FlexRay总线光纤通信模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |