CN102929329A - 片上系统间互连网络的动态重构方法 - Google Patents

Abstract

一种片上系统间互连网络的动态重构方法包括：将片上系统的网络接口控制模块连接至网络，网络接口控制模块包括控制寄存器组、状态寄存器组、数据寄存器组、接口控制逻辑、以及一组接口信号管脚；利用控制寄存器组的一个命令寄存器和一个缓存寄存器来分别保存下一次操作的操作命令和相关数据；利用状态寄存器组保存接口控制模块的各种当前状态；利用数据寄存器组的一组寄存器来缓存接口数据，其中寄存器中的每一比特位对应接口信号管脚的当前值；利用接口控制逻辑控制管脚工作模式的配置、数据的发送/接收过程。本发明通过动态重配置网络接口的工作模式，可以动态改变互连网络的拓扑结构、链路连接方式，支持不同的通信模式。

Description

片上系统间互连网络的动态重构方法

技术领域

本发明涉及计算技术领域，更具体地说，本发明涉及一种片上系统间互连网络的动态重构方法。

背景技术

通常，片上系统（System-On-Chip）采用标准的网络接口实现片间互连。如TI公司的OMAP3、OMAP4系列嵌入式处理器，属于典型的片上系统，该系列处理器均提供百兆以太网接口。Marvell公司的ARMADA系列嵌入式处理器，面向服务器应用，提供了更高速的千兆以太网接口。

基于以太网接口，可以实现多个片上系统之间的互连，组建并行计算系统。例如，基于OMAP系列处理器，Sandia国家实验室在2011年5月1日发布了一款名为“Mini超级计算机”的系统，该系统由196个基于TI公司OMAP3530处理器的Gumstix Overo Tide计算节点组成，每七个Gumstix Overo Tide集成到一块Stagecoach母板上，然后通过以太网实现节点间互连。

但是，现有的标准网络接口不具备可重构的特性，无法动态改变拓扑结构、链路连接方式等硬件特性，无法在运行时根据需要通过重构来优化网络性能。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种片上系统间互连网络的动态重构方法，其中通过动态重配置网络接口的工作模式，动态改变互连网络的拓扑结构、链路连接方式，支持不同的通信模式，解决了现有技术在组网方式上缺乏灵活性的问题。

根据本发明，提供了一种片上系统间互连网络的动态重构方法，其包括：将片上系统的网络接口控制模块连接至网络，其中，网络接口控制模块包括控制寄存器组、状态寄存器组、数据寄存器组、接口控制逻辑、以及一组接口信号管脚；利用控制寄存器组的一个命令寄存器和一个缓存寄存器来分别保存下一次操作的操作命令和相关数据；利用状态寄存器组保存接口控制模块的各种当前状态；利用数据寄存器组的一组寄存器来缓存接口数据，其中寄存器中的每一比特位对应接口信号管脚的当前值；利用接口控制逻辑控制管脚工作模式的配置、数据的发送/接收过程；通过动态重配置网络接口的工作模式，可以动态改变互连网络的拓扑结构、链路连接方式，支持不同的通信模式。

优选地，控制寄存器组定义了网络接口控制模块的访问规则。

优选地，对于读数据流程，在第一周期，接口控制逻辑向命令寄存器写入读数据命令和数据寄存器地址；在第二周期，接口控制逻辑将对应数据寄存器中值复制到缓存寄存器中；在第三周期，接口控制逻辑从缓存寄存器中读取数据。

优选地，对于写数据流程，在第一周期，接口控制逻辑向命令寄存器写入写数据命令和数据寄存器地址；在第二周期，接口控制逻辑将需要写入的数据写到缓存寄存器中；在第三周期，接口控制逻辑向命令寄存器写入数据准备命令；在第四周期，接口控制逻辑将缓存寄存器中的数据复制到对应的数据寄存器，并根据寄存器值设置接口管脚电平，完成通过接口发送数据。

优选地，对于读状态流程，在第一周期，接口控制逻辑向命令寄存器写入读状态命令和状态寄存器地址；在第二周期，接口控制逻辑将对应状态寄存器中值复制到缓存寄存器中；在第三周期，接口控制逻辑从缓存寄存器中读取状态值。

优选地，对于管脚动态配置，在第一周期，接口控制逻辑向命令寄存器写入管脚动态配置命令、管脚编号和管脚配置码；在第二周期，接口控制逻辑根据管脚状态码修改管脚工作模式，返回操作结果至缓存寄存器；在第三周期，接口控制逻辑读取缓存寄存器，查看操作结果。

优选地，该组接口信号管脚由128个可动态配置数据信号管脚和4个可动态配置时钟信号管脚组成。

优选地，对于可配置数据信号管脚，工作模式被配置为输入、输出和高阻三种模式；每个管脚对应一个编号；每个可配置数据信号管脚有2位二进制编码来表示管脚模式。

优选地，对于可动态配置时钟信号管脚，工作模式包括使能状态和高阻状态；在使能状态下，时钟信号管脚生成时钟信号，用于实现同步数据传输；高阻状态下，时钟信号管脚被禁止；每个时钟信号管脚对应一个编号；并且每个可动态配置时钟信号管脚具有2位二进制编码来表示管脚模式。

优选地，接口控制逻辑生成每个可动态配置时钟信号管脚的时钟信号，并且仅在有数据传输的时间段才输出时钟信号；每个可动态配置时钟信号管脚的时钟信号相互独立。

本发明提供一种片上系统间互连网络的动态重构方法，其中通过动态重配置网络接口的工作模式，可以动态改变互连网络的拓扑结构、链路连接方式，支持不同的通信模式，解决了现有技术在组网方式上缺乏灵活性的问题。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了包含网络接口控制模块的片上系统结构。

图2示意性地示出了根据本发明实施例的网络接口控制模块的功能框图。

图3示意性地示出了根据本发明实施例的网络接口所支持的单向同步模式的示意图。

图4示意性地示出了根据本发明实施例的网络接口所支持的双向异步模式的示意图。

图5示意性地示出了根据本发明实施例的网络接口所支持的双向同步模式的示意图。

图6示意性地示出了根据本发明实施例的可动态配置的多点连接模式的广播通信模式。

图7示意性地示出了根据本发明实施例的可动态配置的多点连接模式的组播通信模式。

图8示意性地示出了根据本发明实施例的可动态配置的多点连接模式的点对点通信模式。

图9示意性地示出了根据本发明实施例的多个处理器构成的环网。

图10示意性地示出了根据本发明实施例的单向环网方式。

图11示意性地示出了根据本发明实施例的异步双向环网方式。

图12示意性地示出了根据本发明实施例的同步双向环网方式。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图1示意性地示出了包含网络接口控制模块的片上系统结构。

图1描述了包含网络接口控制模块的片上系统（System-On-Chip）结构。网络接口控制模块C5作为一个独立部件，挂接在片上系统内部的数据总线C3上，分配独立的地址空间，计算核心（例如第一计算核心C1和第二计算核心C2）可以通过数据总线C3访问方式访问网络接口控制模块C5内部的各个寄存器，进而连接至网络C7。此外，计算核心（例如第一计算核心C1和第二计算核心C2）可以通过数据总线C3经由存储控制器C4访问存储器C6。

<网络接口控制模块C5>

图2示意性地示出了根据本发明实施例的网络接口控制模块C5的功能框图。

如图2所示，根据本发明实施例的网络接口控制模块C5能支持网络接口的动态可配置。网络接口控制模块C5主要包括三种类型的寄存器组、接口控制逻辑M4、以及一组接口信号管脚。

其中，三种类型寄存器分别为控制寄存器组M1、状态寄存器组M2和数据寄存器组M3。

控制寄存器组M1包括一个命令寄存器和一个缓存寄存器，分别用于保存下一次操作的操作命令和相关数据。同时，控制寄存器组M1也定义了网络接口控制模块的访问规则，由此所有对内部其它寄存器的访问都需要通过控制寄存器组M1，以上述特定命令的方式进行访问。其中，主要命令包括读数据命令（DATA_WRITE）、写数据命令（DATA_READ）、读状态命令（STATUS_WRITE）、管脚动态配置命令（PIN_CONFIG）。控制相关的数据包括读写数据寄存器或状态寄存器的地址、管脚模式编码。缓存寄存器用于缓存写入的数据或即将读出的数据。

状态寄存器组M2包括一组状态寄存器，保存接口控制模块的各种当前状态。通过访问状态寄存器，可以查看接口各个管脚的使能（使能、高阻）、传输方向（单向、双向）等接口工作模式。

数据寄存器组M3包括一组用于缓存接口数据的寄存器。并且，例如，在数据寄存器组M3中，寄存器中的每一比特位对应接口信号管脚的当前值。具体地说，例如，当接口管脚配置为输入模式时，管脚被拉至高电平，寄存器的对应比特位会同时被设置为1，反之，管脚被拉至低电平，寄存器的对应比特位会同时被设置为0。当接口管脚配置为输出模式时，寄存器的对应比特位设置为1，则当前该管脚将会被拉至高电平，反之，拉至低电平。当接口管脚配置为高阻模式时，对应寄存器比特位默认为0，无实际意义。

接口控制逻辑M4采用有限自动状态机方式实现，负责（控制）管脚工作模式的配置、数据的发送/接收过程。以下是读数据（读取接收到的数据）、写数据（发送数据）、读状态、管脚模式修改的操作流程：

（1）读数据流程（需要3个周期完成）

周期1：接口控制逻辑M4向命令寄存器写入读数据命令（DATA_WRITE）和数据寄存器地址；

周期2：接口控制逻辑M4将对应数据寄存器中值复制到缓存寄存器中；

周期3：接口控制逻辑M4从缓存寄存器中读取数据。

（2）写数据流程（需要4个周期完成）

周期1：接口控制逻辑M4向命令寄存器写入写数据命令（DATA_READ）和数据寄存器地址；

周期2：接口控制逻辑M4将需要写入的数据写到缓存寄存器中；

周期3：接口控制逻辑M4向命令寄存器写入数据准备命令；

周期4：接口控制逻辑M4将缓存寄存器中的数据复制到对应的数据寄存器，并根据寄存器值设置接口管脚电平，完成通过接口发送数据。

（3）读状态流程（需要3个周期完成）

周期1：接口控制逻辑M4向命令寄存器写入读状态命令（STATUS_WRITE）和状态寄存器地址；

周期2：接口控制逻辑M4将对应状态寄存器中值复制到缓存寄存器中；

周期3：接口控制逻辑M4从缓存寄存器中读取状态值。

（4）管脚动态配置（需要3个周期完成）

周期1：接口控制逻辑M4向命令寄存器写入管脚动态配置命令（PIN_CONFIG）、管脚编号和管脚配置码；

周期2：接口控制逻辑M4根据管脚状态码修改管脚工作模式，返回操作结果至缓存寄存器；

周期3：接口控制逻辑M4读取缓存寄存器，查看操作结果（例如，1表示成功，0表示失败）。

<接口管脚>

在当前实施例中，一组接口信号管脚由128个可动态配置的数据信号管脚PIN2和4个可动态配置的时钟信号管脚PIN1组成。

（a）对于可配置数据信号管脚PIN2（共128个管脚）：

工作模式：可以配置为输入、输出和高阻三种模式。

管脚编号：每个管脚对应一个编号，例如从0到127。

管脚配置码：每个管脚有2位二进制编码来表示管脚模式。例如，00表示高阻，01表示输入，10表示输出。状态寄存器中可以读出每个管脚的配置。管脚模式修改时，需要给出对应管脚的管脚配置码。

（b）对于可动态配置的时钟信号管脚PIN1（共4个管脚）

工作模式：使能和高阻。使能状态下，可以生成时钟信号，用于实现同步数据传输。高阻状态下，管脚被禁止。

管脚编号：每个管脚对应一个编号，例如从128、129、130和131。

管脚配置码：每个管脚有2位二进制编码来表示管脚模式。00表示高阻，01表示输入，10表示输出。状态寄存器中可以读出每个管脚的配置。管脚模式修改时，需要给出对应管脚的管脚配置码。

时钟信号由接口控制逻辑生成，仅在有数据传输的时间段才会给出时钟信号。

4个时钟信号相互独立，可以配置为输入或输出模式，作为接收时钟或发送时钟使用。

<网络接口所支持的各种连接模式>

包含根据本发明实施例的网络接口控制模块C5的网络接口进行点对点连接时，可以支持四种点对点的连接模式：

如图3所示的单向同步模式：由第一网络接口1发送，第二网络接口2接收的单向通信模式，需要1个同步时钟进行同步控制，第一网络接口1给出同步时钟，第二网络接口2按同步时钟接收数据。

如图4所示的双向异步模式：对128个数据信号管脚进行配置，比如64个作为输出，64个作为输入。第一网络接口1和网络接口互连后，构成双向通信链路。采用异步方式传输数据时，通信双方需要进行握手交互，握手数据也通过数据信号线传输。

如图5所示的双向同步模式：同样对128个数据信号管脚进行分配，在同步时钟的控制下进行数据传输。2个时钟信号管脚分别配置为输入和输出模式，1个作为发送时钟，1个作为接收时钟。

<可动态配置的多点连接模式>

多点连接模式与点对点连接模式类似，通过改变接口管脚配置，可以实现广播、组播，及有选择性的点对点通信模式。

图6示意性地示出了根据本发明实施例的可动态配置的多点连接模式的广播通信模式。如图6所示，第一网络接口1的输出被第二网络接口2、网络接口3、......、第N网络接口N接收。

图7示意性地示出了根据本发明实施例的可动态配置的多点连接模式的组播通信模式。如图7所示，第一网络接口1的输出被一部分网络接口接收，例如，第一网络接口1的输出被第二网络接口2、......、第N网络接口N等接收，而不能被网络接口3等接收。

图8示意性地示出了根据本发明实施例的可动态配置的多点连接模式的点对点通信模式。如图8所示，第一网络接口1的输出仅仅被一个网络接口接收，例如仅仅被第二网络接口2接收。

<环网示例>

图9示意性地示出了根据本发明实施例的多个处理器构成的环网。

图9所示是由8个处理器（P1、P2、P3、P4、P5、P6、P7以及P8）构成的环网。其中，每个处理器与其两侧邻居各有64根信号连接。通过重新配置网络接口的管脚工作模式，可以实现网络拓扑的重构。

下面给出三种典型网络重构方式（实际应用中可以更灵活配置，不局限于这三种）。

图10示意性地示出了根据本发明实施例的单向环网方式。按照图10对每个处理器的网络接口进行配置，可以构成单向环网。单向数据位宽为64比特。单向环网必须采用同步传输方式，2个时钟信号管脚分别配置为输入和输出，用于发送同步和接收同步。图10中，虚线箭头为同步时钟信号，实线箭头为数据信号。

图11示意性地示出了根据本发明实施例的异步双向环网方式。如图11所示，相邻两个处理器间的连接构成异步双向环网方式。假设将128位数据信号管脚配置为2个32位输入和2个32位输出，所构造的环网每个方向的数据位宽均为32比特。图11所示的双向环网采用异步传输方式进行数据传输，所有时钟信号设为高阻。

图12示意性地示出了根据本发明实施例的同步双向环网方式。如图12所示，配置为同步双向环网时，需要将4个时钟信号接口分别配置为2输入和2输出，连接构成如图12所示的顺时针和逆时针的时钟环路，用以同步顺时针和逆时针方向的数据传输。图12中，虚线箭头为同步时钟信号，实线箭头为数据信号。

<技术效果>

本发明实施例提供的网络接口具有高度的可配置性和灵活性。通过改变网络接口的管脚工作模式，可以在运行过程中，根据需要灵活地改变网络特性。由此，本发明实施例提供至少具有下述优势：

（1）支持多种连接方式的动态切换。通过运行时修改接口管脚的工作模式，改变接口传输方向，从而改变片上系统之间的连接方式，实现网络拓扑结构的动态重构。

（2）支持同步和异步传输。网络接口预留了4个可以配置为同步时钟信号的管脚，通过控制其使能或禁止，可以将网络接口配置为异步数据传输模式或时钟同步数据传输模式。

此外，需要说明的是，说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种片上系统间互连网络的动态重构方法，其特征在于包括：

将片上系统的网络接口控制模块连接至网络，其中，网络接口控制模块包括控制寄存器组、状态寄存器组、数据寄存器组、接口控制逻辑、以及一组接口信号管脚；

利用控制寄存器组的一个命令寄存器和一个缓存寄存器来分别保存下一次操作的操作命令和相关数据；

利用状态寄存器组保存接口控制模块的各种当前状态；利用数据寄存器组的一组寄存器来缓存接口数据，其中寄存器中的每一比特位对应接口信号管脚的当前值；

利用接口控制逻辑控制管脚工作模式的配置、数据的发送/接收过程；

通过动态重配置网络接口的工作模式，动态改变互连网络的拓扑结构、链路连接方式，支持不同的通信模式。

2.根据权利要求1所述的片上系统间互连网络的动态重构方法，其特征在于，控制寄存器组定义了网络接口控制模块的访问规则。

3.根据权利要求1或2所述的片上系统间互连网络的动态重构方法，其特征在于，对于读数据流程，在第一周期，接口控制逻辑向命令寄存器写入读数据命令和数据寄存器地址；在第二周期，接口控制逻辑将对应数据寄存器中值复制到缓存寄存器中；在第三周期，接口控制逻辑从缓存寄存器中读取数据。

4.根据权利要求1或2所述的片上系统间互连网络的动态重构方法，其特征在于，对于写数据流程，在第一周期，接口控制逻辑向命令寄存器写入写数据命令和数据寄存器地址；在第二周期，接口控制逻辑将需要写入的数据写到缓存寄存器中；在第三周期，接口控制逻辑向命令寄存器写入数据准备命令；在第四周期，接口控制逻辑将缓存寄存器中的数据复制到对应的数据寄存器，并根据寄存器值设置接口管脚电平，完成通过接口发送数据。

5.根据权利要求1或2所述的片上系统间互连网络的动态重构方法，其特征在于，对于读状态流程，在第一周期，接口控制逻辑向命令寄存器写入读状态命令和状态寄存器地址；在第二周期，接口控制逻辑将对应状态寄存器中值复制到缓存寄存器中；在第三周期，接口控制逻辑从缓存寄存器中读取状态值。

6.根据权利要求1或2所述的片上系统间互连网络的动态重构方法，其特征在于，对于管脚动态配置，在第一周期，接口控制逻辑向命令寄存器写入管脚动态配置命令、管脚编号和管脚配置码；在第二周期，接口控制逻辑根据管脚状态码修改管脚工作模式，返回操作结果至缓存寄存器；在第三周期，接口控制逻辑读取缓存寄存器，查看操作结果。

7.根据权利要求1或2所述的片上系统间互连网络的动态重构方法，其特征在于，该组接口信号管脚由128个可动态配置数据信号管脚和4个可动态配置时钟信号管脚组成。

8.根据权利要求7所述的片上系统间互连网络的动态重构方法，其特征在于，对于可配置数据信号管脚，工作模式被配置为输入、输出和高阻三种模式；每个管脚对应一个编号；每个可配置数据信号管脚有2位二进制编码来表示管脚模式。

9.根据权利要求7或8所述的片上系统间互连网络的动态重构方法，其特征在于，对于可动态配置时钟信号管脚，工作模式包括使能状态和高阻状态；在使能状态下，时钟信号管脚生成时钟信号，用于实现同步数据传输；高阻状态下，时钟信号管脚被禁止；每个时钟信号管脚对应一个编号；并且每个可动态配置时钟信号管脚具有2位二进制编码来表示管脚模式。

10.根据权利要求7至9之一所述的片上系统间互连网络的动态重构方法，其特征在于，接口控制逻辑生成每个可动态配置时钟信号管脚的时钟信号，并且仅在有数据传输的时间段才输出时钟信号；每个可动态配置时钟信号管脚的时钟信号相互独立。

Images