CN101169770A - Cpu接口转换系统 - Google Patents

Cpu接口转换系统 Download PDF

Info

Publication number
CN101169770A
CN101169770A CNA2007101673615A CN200710167361A CN101169770A CN 101169770 A CN101169770 A CN 101169770A CN A2007101673615 A CNA2007101673615 A CN A2007101673615A CN 200710167361 A CN200710167361 A CN 200710167361A CN 101169770 A CN101169770 A CN 101169770A
Authority
CN
China
Prior art keywords
data
chip
register
request
master chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101673615A
Other languages
English (en)
Inventor
刘一远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CNA2007101673615A priority Critical patent/CN101169770A/zh
Publication of CN101169770A publication Critical patent/CN101169770A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

本发明提出了CPU接口转换系统，该系统包括：主芯片，用于将对从芯片进行操作的请求发送给转换模块，其中，请求是写请求或读请求，在请求是写请求的情况下，还将用于写入从芯片的第一数据发送到转换模块；转换模块，转换模块为现场可编程门阵列，用于进行主芯片和从芯片之间的时域转换，将来自主芯片的请求和第一数据转换为适合于从芯片的格式并将转换后的请求和第一数据发送给从芯片，以及用于将从从芯片读出的第二数据转换为适合于主芯片的格式并将转换后的第二数据发送给主芯片；以及从芯片，用于在请求是写请求的情况下，写入所接收到的第一数据，以及用于在请求是读请求的情况下，读出其上的第二数据并将第二数据发送给转换模块。

Description

CPU接口转换系统
技术领域
本发明涉及通信领域，尤其涉及一种CPU接口转换系统。
背景技术
随着数据通信技术的发展，特别是高带宽高速度的数据通信技术的出现，在数据通信芯片设计上，大规模，高速度，高复杂度的数据通信芯片设计层出不穷，由于芯片门类众多，其接口多种多样，对于芯片的接口交互提出了很多的问题。特别是大规模的芯片，其完成的逻辑功能既多又复杂，这样一来就得设计出相应的接口转换FPGA(Field Programmable Gate Array，现场可编程门阵列，一种可编程的芯片)装置来对芯片进行通信中介。而本发明中所涉及的装置是专门用来沟通芯片的CPU(Central processing unit，中央处理器)接口。
目前用于CPU接口转换FPGA装置的专利是基于一些特殊的接口协议的。例如，已知一种专门实现由PS2接口协议与SPI接口协议的转换的方法，并且须另配置一个辅助芯片。又例如已知一种技术，该技术是一个SDIO的总线控制器设计，是专门为这样的SDIO转换到ATA协议或者其它CPU接口的装置设计方法。而本发明是一个通用的方法与装置。
发明内容
鉴于以上所述的一个或多个问题，本发明提出了一种CPU接口转换系统，可以解决多芯片的CPU接口无法通讯问题。
根据本发明的CPU接口转换系统包括：主芯片102，用于将对从芯片进行操作的请求发送给转换模块，其中，请求是写请求或读请求，在请求是写请求的情况下，还将用于写入从芯片的第一数据发送到转换模块；转换模块104，转换模块为现场可编程门阵列，用于进行主芯片和从芯片之间的时域转换，将来自主芯片的请求和第一数据转换为适合于从芯片的格式并将转换后的请求和第一数据发送给从芯片，以及用于将从从芯片读出的第二数据转换为适合于主芯片的格式并将转换后的第二数据发送给主芯片；以及从芯片106，用于在请求是写请求的情况下，写入所接收到的第一数据，以及用于在请求是读请求的情况下，读出其上的第二数据并将第二数据发送给转换模块。
其中，请求包括命令和地址。转换模块104包括：主芯片寄存器202，用于接收并存储来自主芯片的命令、地址、第一数据、及来自数据转换模块的转换后的第二数据，用于将命令发送给命令寄存器，将地址发送给地址寄存器，将第一数据发送给数据转换模块，以及用于将来自数据转换模块的转换后的第二数据发送给主芯片，还用于进行时域转换；地址寄存器204，用于存储来自主芯片寄存器的地址，并将地址发送给从芯片寄存器；命令寄存器206，用于存储来自主芯片寄存器的命令；数据转换模块208，用于对来自主芯片寄存器的第一数据进行位宽转换以将第一数据转换为适合于从芯片的格式，并将转换后的第一数据发送给从芯片寄存器，以及用于将来自从芯片寄存器的第二数据进行位宽转换以将第二数据转换为适合于主芯片的格式，并将转换后的第二数据发送给主芯片寄存器；以及从芯片寄存器210，用于接收并缓存来自主芯片寄存器的地址和从从芯片的读出的第二数据，将第二数据发送给数据转换模块，用于将地址发送给从芯片，以及用于进行时域转换。
其中，数据转换模块208包括：第一数据寄存器208-2，用于接收来自主芯片寄存器的第一数据并将其发送给第一位宽转换装置；第一位宽转换装置208-4，用于对来自第一数据寄存器的第一数据进行位宽转换以将第一数据转换为适合于从芯片的格式，并将转换后的第一数据发送给从芯片寄存器；第二数据寄存器208-6，用于接收来自从芯片寄存器的第二数据并将其发送给第二位宽转换装置；以及第二位宽转换装置208-4，用于对来自第二数据寄存器的第二数据进行位宽转换以将第二数据转换为适合于主芯片的格式，并将转换后的第二数据发送给主芯片寄存器。
其中，在执行命令之后清空命令寄存器。通过状态机来监视转换模块的以下至少一种操作状态：空闲状态、写地址状态、写数据状态、写命令状态、及读数据状态。
通过本发明，引入了间接寻址的FPGA寄存器处理方式，使得主从芯片无论是使用哪种CPU总线模式通信，都可以采用这一方案来进行总线设计。是一种通用的设计方法，使得板上设计难度大大降低，减小芯片选型的难度。取得了基于FPGA的CPU接口转换装置对于板级设计效率上的提高，可以拓宽芯片的选型面，节省了板级逻辑设计的时间，解决了一些芯片CPU接口对接困难的问题，减少了系统的软硬件设计难度，提高了系统整体设计效率等等。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明的实施例的CPU接口转换系统的框图；
图2是根据本发明的实施例的FPGA寄存器(转换模块)的结构的框图；
图3是根据本发明的实施例的CPU接口转换系统进行读操作的流程图；
图4是根据本发明的实施例的CPU接口转换系统进行写操作的流程图；以及
图5是根据本发明的实施例的状态转移的示意图。
具体实施方式
下面参考附图，详细说明本发明的具体实施方式。
图1是根据本发明的实施例的CPU接口转换系统的框图。如图1所示，该系统包括：
主芯片102，它主要是网络处理器或者相关的CPU，由它主动的发出读写其它芯片的请求。具体地，主芯片用于将对从芯片进行操作的请求发送给转换模块，其中，请求是写请求或读请求，在请求是写请求的情况下，还将用于写入从芯片的第一数据发送到转换模块。
FPGA转换模块(转换模块)104，它是主芯片与从芯片沟通的桥梁，把主芯片A发起的读写申请转化为从芯片需要的格式，以及进行时域的转换。具体地，转换模块为现场可编程门阵列，用于进行主芯片和从芯片之间的时域转换，将来自主芯片的请求和第一数据转换为适合于从芯片的格式并将转换后的请求和第一数据发送给从芯片，以及用于将从从芯片读出的第二数据转换为适合于主芯片的格式并将转换后的第二数据发送给主芯片。
从芯片106，它是另一种处理器或者是转发芯片，它被动的接收主芯片的请求并作出相应的反映，主从芯片的接口类型不一定相同，其运行的时钟频率也不一样。从芯片，用于在请求是写请求的情况下，写入所接收到的第一数据，以及用于在请求是读请求的情况下，读出其上的第二数据并将第二数据发送给转换模块。
图2是根据本发明的实施例的FPGA转换模块(转换模块)的结构的框图。如图2所示，转换模块104包括：
主芯片寄存器202，用于接收并存储来自主芯片的命令、地址、第一数据、及来自数据转换模块的转换后的第二数据，用于将命令发送给命令寄存器，将地址发送给地址寄存器，将第一数据发送给数据转换模块，以及用于将来自数据转换模块的转换后的第二数据发送给主芯片，同时用来隔离时域。
地址寄存器204，用于存储来自主芯片寄存器的地址，并将地址发送给从芯片寄存器。
命令寄存器206，用于存储来自主芯片寄存器的命令，指令一经FPGA执行即被清空。
数据转换模块208，用于对来自主芯片寄存器的第一数据进行位宽转换以将第一数据转换为适合于从芯片的格式，并将转换后的第一数据发送给从芯片寄存器，以及用于将来自从芯片寄存器的第二数据进行位宽转换以将第二数据转换为适合于主芯片的格式，并将转换后的第二数据发送给主芯片寄存器。
从芯片寄存器210，用于接收并缓存来自主芯片寄存器的地址和从从芯片的读出的第二数据，将第二数据发送给数据转换模块，用于将地址发送给从芯片，以及用于隔离时域。
其中，数据转换模块208包括：
第一数据寄存器208-2，用于存储来自主芯片寄存器的第一数据并将其发送给第一位宽转换装置。
第一位宽转换装置208-4，用于对来自第一数据寄存器的第一数据进行位宽转换以将所述第一数据转换为适合于从芯片的格式并将转换后的第一数据发送给从芯片寄存器。
第二数据寄存器208-6，用于存储来自从芯片寄存器的第二数据并将其发送给第二位宽转换装置。
第二位宽转换装置208-8，用于对来自第二数据寄存器的第二数据进行位宽转换以将所述第二数据转换为适合于主芯片的格式并将转换后的第二数据发送给主芯片寄存器。
图3是根据本发明的实施例的CPU接口转换系统进行读操作的流程图。如图3所示，CPU接口转换装置进行读操作包括以下步骤：
步骤S302，由用户从主芯片配置读请求，主芯片发读请求给转换模块，即把读地址送给转换模块然后写读命令到转换模块的命令寄存器。
步骤S304，由转换模块将主芯片的请求转存到寄存器中，然后变换给从芯片。
步骤S306，从芯片按照转换模块给的请求执行，执行完成后把转换模块中的命令寄存器清空，把读出来的数据反馈回转换模块。
步骤S308，主芯片在发出读请求之后按照协议规定的等待时间之后从转换模块的数据寄存器中读取从芯片反馈回来的数据。
图4是根据本发明的实施例的CPU接口转换系统进行写操作的流程图。如图4所示，CPU接口转换装置进行写操作包括以下步骤：
步骤S402，由用户从主芯片配置写请求，主芯片发写请求给转换模块，即把写地址送给转换模块然后写写命令到转换模块的命令寄存器。
步骤S404，由转换模块将主芯片的请求转存到寄存器中，然后变换给从芯片。
步骤S406，从芯片按照转换模块给的请求执行写命令，执行完毕之后把转换模块中的命令寄存器清空。
图5是根据本发明的实施例的状态转移的示意图。如图5所示，为根据本发明的实施例的状态机。
空闲A1状态：这是状态机空闲状态，不做操作。
写地址B1状态：状态机的写FPGA地址状态，这时FPGA接收主芯片来的读写数据的地址信号。
写数据C1状态：状态机的写FPGA数据寄存器状态，这时FPGA接收主芯片来的写数据。
写命令D1状态：状态机的写FPGA命令寄存器状态，这时FPGA接收主芯片的读写命令。接收到此命令之后FPGA就对从芯片执行相应的读写操作了。
读数据E1状态：这个是FPGA把从芯片送来的数据存进自己的寄存器待主芯片读取的状态。
通过本发明，引入了间接寻址的FPGA寄存器处理方式，使得主从芯片无论是使用哪种CPU总线模式通信，都可以采用这一方案来进行总线设计。是一种通用的设计方法，使得板上设计难度大大降低，减小芯片选型的难度。取得了基于FPGA的CPU接口转换装置对于板级设计效率上的提高，可以拓宽芯片的选型面，节省了板级逻辑设计的时间，解决了一些芯片CPU接口对接困难的问题，减少了系统的软硬件设计难度，提高了系统整体设计效率等等。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种CPU接口转换系统，其特征在于，所述系统包括：
主芯片，用于将对从芯片进行操作的请求发送给转换模块，其中，所述请求是写请求或读请求，在所述请求是所述写请求的情况下，还将用于写入从芯片的第一数据发送到所述转换模块；
所述转换模块，所述转换模块为现场可编程门阵列，用于进行主芯片和从芯片之间的时域转换，将来自所述主芯片的所述请求和所述第一数据转换为适合于从芯片的格式并将转换后的请求和第一数据发送给所述从芯片，以及用于将从所述从芯片读出的第二数据转换为适合于所述主芯片的格式并将转换后的第二数据发送给所述主芯片；以及
所述从芯片，用于在所述请求是所述写请求的情况下，写入所接收到的第一数据，以及用于在所述请求是所述读请求的情况下，读出其上的所述第二数据并将所述第二数据发送给所述转换模块。
2.根据权利要求1所述的CPU接口转换系统，其特征在于，所述请求包括命令和地址。
3.根据权利要求2所述的CPU接口转换系统，其特征在于，所述转换模块包括：
主芯片寄存器，用于接收并存储来自所述主芯片的所述命令、所述地址、所述第一数据、及来自数据转换模块的所述转换后的第二数据，用于将所述命令发送给命令寄存器，将所述地址发送给地址寄存器，将所述第一数据发送给所述数据转换模块，以及用于将来自数据转换模块的所述转换后的第二数据发送给所述主芯片，还用于进行时域转换；
所述地址寄存器，用于存储来自所述主芯片寄存器的所述地址，并将所述地址发送给从芯片寄存器；
所述命令寄存器，用于存储来自所述主芯片寄存器的所述命令；
数据转换模块，用于对来自所述主芯片寄存器的所述第一数据进行位宽转换以将所述第一数据转换为适合于所述从芯片的格式，并将所述转换后的第一数据发送给从所述芯片寄存器，以及用于将来自所述从芯片寄存器的所述第二数据进行位宽转换以将所述第二数据转换为适合于所述主芯片的格式，并将所述转换后的第二数据发送给所述主芯片寄存器；以及
所述从芯片寄存器，用于接收并缓存来自所述主芯片寄存器的所述地址和从所述从芯片的读出的所述第二数据，将所述第二数据发送给所述数据转换模块，用于将所述地址发送给所述从芯片，以及用于进行时域转换。
4.根据权利要求3所述的CPU接口转换系统，其特征在于，所述数据转换模块包括：
第一数据寄存器，用于接收来自所述主芯片寄存器的所述第一数据并将其发送给第一位宽转换装置；
所述第一位宽转换装置，用于对来自所述第一数据寄存器的所述第一数据进行位宽转换以将所述第一数据转换为适合于所述从芯片的格式，并将所述转换后的第一数据发送给从所述芯片寄存器；
第二数据寄存器，用于接收来自所述从芯片寄存器的所述第二数据并将其发送给第二位宽转换装置；以及
所述第二位宽转换装置，用于对来自所述第二数据寄存器的所述第二数据进行位宽转换以将所述第二数据转换为适合于所述主芯片的格式，并将转换后的第二数据发送给所述主芯片寄存器。
5.根据权利要求1至4中任一项所述的CPU接口转换系统，其特征在于，在执行所述命令之后清空所述命令寄存器。
6.根据权利要求1至4中任一项所述的CPU接口转换系统，其特征在于，通过状态机来监视所述转换模块的以下至少一种操作状态：空闲状态、写地址状态、写数据状态、写命令状态、及读数据状态。
CNA2007101673615A 2007-11-26 2007-11-26 Cpu接口转换系统 Pending CN101169770A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101673615A CN101169770A (zh) 2007-11-26 2007-11-26 Cpu接口转换系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101673615A CN101169770A (zh) 2007-11-26 2007-11-26 Cpu接口转换系统

Publications (1)

Publication Number Publication Date
CN101169770A true CN101169770A (zh) 2008-04-30

Family

ID=39390400

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101673615A Pending CN101169770A (zh) 2007-11-26 2007-11-26 Cpu接口转换系统

Country Status (1)

Country Link
CN (1) CN101169770A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102033846A (zh) * 2010-11-25 2011-04-27 青岛海信信芯科技有限公司 通信接口的转换方法、系统及串行控制器、电视机
CN102508808A (zh) * 2011-11-14 2012-06-20 北京北大众志微系统科技有限责任公司 一种实现主芯片与扩展芯片通信的系统及方法
CN102759952A (zh) * 2011-04-29 2012-10-31 富泰华工业（深圳）有限公司 嵌入式系统
CN102981801A (zh) * 2012-11-07 2013-03-20 迈普通信技术股份有限公司 一种本地总线数据位宽的转换方法及装置
CN101605081B (zh) * 2008-06-13 2013-12-18 威盛电子(中国)有限公司 数据传输装置、数据接收装置以及控制数据传输的方法
CN104750644A (zh) * 2015-04-20 2015-07-01 哈尔滨工业大学 Dsp的emif读写时序与fpga的avalon读写时序的转换方法
CN108920193A (zh) * 2018-05-16 2018-11-30 天津光电聚能专用通信设备有限公司 Fpga和cpu间sdio通信接口实现方法、及装置
CN110473589A (zh) * 2019-07-19 2019-11-19 苏州浪潮智能科技有限公司 一种多功能存储器芯片测试系统
CN112783071A (zh) * 2021-01-20 2021-05-11 紫光展讯通信(惠州)有限公司 一种sdio控制器、fpga板卡和sdio测试系统
CN114647449A (zh) * 2020-12-17 2022-06-21 航天科工惯性技术有限公司 一种终端设备的数据处理方法、装置及其系统

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101605081B (zh) * 2008-06-13 2013-12-18 威盛电子(中国)有限公司 数据传输装置、数据接收装置以及控制数据传输的方法
CN102033846A (zh) * 2010-11-25 2011-04-27 青岛海信信芯科技有限公司 通信接口的转换方法、系统及串行控制器、电视机
CN102033846B (zh) * 2010-11-25 2012-12-05 青岛海信信芯科技有限公司 通信接口的转换方法、系统及串行控制器、电视机
CN102759952A (zh) * 2011-04-29 2012-10-31 富泰华工业（深圳）有限公司 嵌入式系统
CN102759952B (zh) * 2011-04-29 2017-04-12 富泰华工业（深圳）有限公司 嵌入式系统
CN102508808A (zh) * 2011-11-14 2012-06-20 北京北大众志微系统科技有限责任公司 一种实现主芯片与扩展芯片通信的系统及方法
CN102508808B (zh) * 2011-11-14 2014-07-16 北京北大众志微系统科技有限责任公司 一种实现主芯片与扩展芯片通信的系统及方法
CN102981801B (zh) * 2012-11-07 2015-10-28 迈普通信技术股份有限公司 一种本地总线数据位宽的转换方法及装置
CN102981801A (zh) * 2012-11-07 2013-03-20 迈普通信技术股份有限公司 一种本地总线数据位宽的转换方法及装置
CN104750644A (zh) * 2015-04-20 2015-07-01 哈尔滨工业大学 Dsp的emif读写时序与fpga的avalon读写时序的转换方法
CN104750644B (zh) * 2015-04-20 2017-11-03 哈尔滨工业大学 Dsp的emif读写时序与fpga的avalon读写时序的转换方法
CN108920193A (zh) * 2018-05-16 2018-11-30 天津光电聚能专用通信设备有限公司 Fpga和cpu间sdio通信接口实现方法、及装置
CN108920193B (zh) * 2018-05-16 2021-08-03 天津光电聚能专用通信设备有限公司 Fpga和cpu间sdio通信接口实现方法、及装置
CN110473589A (zh) * 2019-07-19 2019-11-19 苏州浪潮智能科技有限公司 一种多功能存储器芯片测试系统
CN114647449A (zh) * 2020-12-17 2022-06-21 航天科工惯性技术有限公司 一种终端设备的数据处理方法、装置及其系统
CN114647449B (zh) * 2020-12-17 2024-02-20 航天科工惯性技术有限公司 一种终端设备的数据处理方法、装置及其系统
CN112783071A (zh) * 2021-01-20 2021-05-11 紫光展讯通信(惠州)有限公司 一种sdio控制器、fpga板卡和sdio测试系统

Similar Documents

Publication Publication Date Title
CN101169770A (zh) Cpu接口转换系统
CN101477504B (zh) 数据传输系统及数据传输方法
CN101246678B (zh) 多屏实时信号处理的方法、系统
CN102495920B (zh) 一种FPGA用基于PCIe的集成化逻辑分析模块
CN104021102B (zh) 基于状态机和片内总线的cpci串口板及其工作方法
CN101599004B (zh) 基于fpga的sata控制器
CN104915303B (zh) 基于PXIe总线的高速数字I/O系统
CN109634900B (zh) 一种基于axi协议的多层次低延迟互连结构
CN103605632A (zh) 一种axi总线与ahb总线的通信方法与装置
CN104636301B (zh) 一种基于pci‑e接口的大规模plc高速背板总线系统
CN102147778A (zh) 基于半双工串行总线的数据传输系统及传输控制方法
WO2010123143A1 (ja) 送信装置、送信方法及び送信装置の制御プログラム
CN102929329A (zh) 片上系统间互连网络的动态重构方法
CN102855150A (zh) 一种向待编程设备烧录信息的方法及系统
CN117478227B (zh) 一种高速光通信连接器和服务器
CN103502966A (zh) 无端口通用设备（软件管理通用设备）
CN103222286A (zh) 路由交换装置、网络交换系统和路由交换方法
CN101415027B (zh) 基于hdlc协议的通讯模块及数据实时转发存储控制方法
CN103914427A (zh) 基于三根物理互连线的集成电路片上通讯方法及装置
CN102780598B (zh) 一种总线通信方法、总线通信单元及系统
CN102750254A (zh) 高速高带宽ahb总线到低速低带宽ahb总线的双向转换桥
CN1984148B (zh) 实现高层数据链路控制的装置及方法
CN101304296A (zh) 网络装置及其传输方法
CN104346310A (zh) 一种高性能i2c从机数据交换电路及方法
CN103279442A (zh) 一种高速互联总线的报文过滤系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080430