CN104636301B - 一种基于pci‑e接口的大规模plc高速背板总线系统 - Google Patents

Abstract

本发明公开了一种基于PCI‑E接口的大规模PLC高速背板总线系统，包括背板总线、基于PCI‑E接口的端点设备、基于PCI‑E接口的CPU模块，其中基于PCI‑E接口的CPU模块为系统的核心设备。本发明将提出的新型高性能的PCI Express总线设计方法应用到大规模PLC高速背板总线系统中，具有传输速率高，误码率低、实时性好、组网方便、易于安装维护等优点。本发明解决大规模PLC系统背板总线的大数据量传输的实现问题，基于本发明开发的高速背板总线系统可广泛应用于大规模PLC系统的工业生产监控过程。

Description

一种基于PCI-E接口的大规模PLC高速背板总线系统

技术领域

本发明属于高速背板总线技术领域，特别涉及一种基于PCI-E接口的大规模PLC高速背板总线系统。

背景技术

随着电子技术、计算机技术、通信网络控制技术和工业自动化控制技术的飞速发展和日益普及，在工业控制系统领域中，诞生于上世纪60年代的可编程逻辑控制器(PLC)的功能日益强大，已经由传统的单机PLC控制/网络通信朝向网络化大规模PLC系统发展，在轨道交通、石化等领域已出现万点以上大规模PLC系统的应用需求。

PLC背板总线的实现是PLC系统向大型化方向发展的一个技术难点。PLC系统通常采用传统的串行通信技术实现背板总线，串行总线可以提高在恶劣的工厂和工业环境下自动化设备的可靠性。传统的串行通信技术的包括CAN、I²C、UART、SPI、USB和以太网等，一般来说，很多作为PLC系统主芯片的处理器自身都集成了这些外设部件。但是处理器内部集成的I²C、UART、SPI等外设通信速率太慢，根本不能满足底板总线的通信速率要求。USB和以太网的通信速度虽然很快，但由于它们都是通用的接口，在通信协议处理时需要处理器的干预，处理器处理速度较慢，因此整体通信速度仍然很慢。

针对上述现状，国内外著名生产商所使用的大规模PLC系统背板总线大都是基于公开的总线协议进行个性化的修改和设计，并出于商业的目的对背板总线技术的具体实现方法进行保密，因此对PLC系统高速背板总线实现技术无相关报道。同时，国内外知名PLC系统公司推出了众多产品，但由于PLC系统生产商都各自独立进行背板总线的开发工作，使得不同厂商间的兼容性不强，用户无法根据实际的工业环境自行配置不同厂商的模块，并且对特定厂商的PLC产品的依赖性强，而且传输速度不高、价格上昂贵。

PLC系统主机是通过背板总线支持扩展模块的连接，背板总线是CPU处理器同I/O模块之间的高速数据通路，支持CPU和扩展模块之间的高速数据通路和I/O数据刷新。背板总线技术水平决定了PLC系统的I/O扩展能力，是PLC系统设计的核心技术。特别是大型的PLC系统需要采集上千点I/O数据的处理时间极短，要满足如此高速的通信要求必须采用新型高性能总线技术。

随着总线接口技术的发展，传统共享总线的数据传输方式已不能满足日益增多的设备互联需求，新型高性能总线技术逐渐获得市场的关注。在传统共享总线的体系结构中，所有设备都争用总线带宽，因此，设备越多，每个设备可用的带宽就越少，从而带来严重的总线瓶颈。在互联领域中，使用交换互联总线代替并行总线是大势所趋，在这种点对点的交换式总线结构中，数据传输是基于包格式的，不需要地址寄存器映射，每个设备通过网络连接到其他设备，大量设备可同时通信，提高了系统带宽。与传统的单端并行信号相比，交换互联信号可以使用更高时钟频率，从而使用更少的信号线来完成需要许多单端并行数据信号才能达到的总线带宽。除此之外，传统并行传输技术由于引脚多，带来了一定的电气和机械特性等问题，使信号频率和信号传输距离受到限制。新型高性能总线大多采用了串行I/O技术，由于互联信号线数量的减少，消除了由并行总线带来的信号偏移问题。

PCI Express技术是第三代高性能I/O总线，在PCI和PCI-X总线的基础上进行了根本性的变革，实现了新的飞跃，提供了高速率、高性能、点到点的、双单工链路。采用串行差分信号来连接PCI Express端点设备，支持芯片到芯片、板卡到板卡间的通讯，并且突破了关键难题，已经走出实验室，正在努力推进产业化的发展，是作为大规模PLC背板连接技术的极佳选择。

发明目的

本发明的目的是为了解决大规模PLC系统高速背板总线的实现问题，而提出一种可从多个端点设备获取事务数据，处理器运行用户程序处理经过大规模可编程逻辑阵列解码后的事务数据，从而得到相应处理结果，并且能将处理得到的结果通过背板总线链路发送至端点设备的基于PCI-E接口的大规模PLC系统高速背板总线系统。

发明内容

为了实现上述目的，本发明的技术方案是一种基于PCI-E接口的大规模PLC系统高速背板总线系统，是通过下述技术方案实现的。

包括至少一个基于PCI-E接口的CPU模块和至少一个基于PCI-E接口的端点设备，所述的CPU模块和端点设备通过同一个PCI Express背板总线互相连接并通信，CPU模块和端点设备的事务数据通过PCI-E接口数据包的方式在背板总线中进行路由传输；

CPU模块包括FPGA核心电路，CPU核心电路，DDR，Flash和FIFO；其中FPGA核心电路包括一块FPGA及外围与FPGA连接的时钟电路和滤波电路，其硬件逻辑结构包括系统仲裁模块以及分别与系统仲裁模块通信连接的PCI-E数据收发模块、PCI-E协议解析模块、DMA控制模块、DDR控制模块、Flash控制模块和FIFO控制模块；PCI-E数据收发模块通过金手指与PCIExpress背板总线物理层电路相连，分别完成接收PCI-E数据包和发送用户程序处理结果；PCI-E协议解析模块接收端点设备发送的数据包，按照接口标准解析数据包获取事务数据；DMA控制模块控制数据格式的打包解包和数据的搬运；DDR控制模块通过FPGA接口与片外DDR相连接，对DDR实现配置、读写数据，DDR为处理结果数据缓存；Flash控制模块通过FPGA接口与片外Flash相连接，对Flash实现配置、读写数据和擦除等操作，Flash为数据备份存储器；FIFO控制模块通过FPGA接口与片外FIFO相连接，对FIFO实现配置、读写数据，FIFO为FPGA与CPU间的数据交换桥；系统仲裁模块协调各个硬件逻辑模块之间的数据交换；CPU核心电路包括Microblaze软核处理器或ARM硬核处理器及外围与CPU处理器连接的时钟、滤波电路，用于运行用户程序以处理从FPGA处获取的事务数据；

根节点指的是连接CPU、DDR、Flash及PCI Express结构的设备；它可能支持一个或多个PCI Express端口，本系统中的根节点支持两个端口；每个端口连接一台端点设备或一个交换开关，在本系统的两个端口中，一个连接端点设备，一个连接交换开关；

交换开关用于PCI Express背板总线链路的扩展；PCI Express总线使用端到端的连接方式，在一条PCI Express背板总线链路中，这两个端口是完全对等地连接发送与接收设备，而且一条PCI Express背板总线链路的一端只能连接一个发送设备或者接收设备，因此必须使用交换开关扩展PCI Express背板总线链路，使其能连接多个设备；

端点设备是不同于根节点和交换开关的其它设备，这些设备是PCI Express事务的请求者或完成者，可以作为请求者发起事务，或者作为完成者对事务做出响应，在本系统中包括PLC中具备PCI-E接口的设备，例如I/O模块、智能模块或特殊模块。

本发明的一种基于PCI-E接口的大规模PLC高速背板总线系统，其特征在于系统的工作过程为：

步骤1：端点设备和CPU模块通过根节点和交换开关连接到同一个背板总线链路内，系统上电初始化、系统自检，根节点代表CPU发起配置事务请求初始化PLC系统，系统开始工作；

步骤2：CPU运行用户程序，生成存储器访问请求从DDR、Flash取出数据进行处理；在用户程序执行过程中，CPU和端点设备都有可能作为请求者发起事务请求或完成者完成事务请求，按照以下规则循环工作以实现事务通信：

1)如果根节点代表CPU作为请求者发起事务，端点设备作为完成者对事务做出响应，则根节点把打包生成的请求事务数据包发送到背板总线链路中，该数据包直接发送至对应的端点设备，或经过交换开关转发至下游对应的端点设备，端点设备解码获取的数据包收集请求数据，若为非报告事务则还会返回一个带数据的完成事务数据包；

2)如果端点设备作为请求者发起事务，根节点代表CPU作为完成者对事务做出响应，则端点设备把打包生成的请求事务数据包发送到背板总线链路中，该数据包直接发送至根节点，或经过交换开关转发至上游的根节点，根节点解码获取的数据包收集请求数据，若为非报告事务则还会返回一个带数据的完成事务数据包；

步骤3：显示屏实时显示所选端点设备数据和控制参数。

本发明的一种基于PCI-E接口的大规模PLC高速背板总线系统，其特征在于CPU模块可以配置系统参数：

1)CPU模块可以配置端点设备ID地址、数据刷新率、运行模式等参数；

2)CPU模块可以配置本模块ID地址、程序扫描频率、运行模式、与端点设备对应等参数；

3)CPU模块可以调取任意端点设备实时数据和控制参数并显示在显示屏上；

4)CPU模块可以将背板总线链路中事务数据存储起来，并且能够查阅历史数据。

本发明的一种基于PCI-E接口的大规模PLC高速背板总线系统，其特征在CPU模块中FPGA均选用Xilinx的Virtex-5系列型号为XC5VLX110T芯片或Zynq-7000系列型号为XC7Z045芯片。

本发明的一种基于PCI-E接口的大规模PLC高速背板总线系统，其特征在CPU模块中CPU处理器均选用Xilinx FPGA提供的Microblaze软核处理器或XC7Z045芯片内置的ARMCorte-A9双核处理器。

本发明的一种基于PCI-E接口的大规模PLC高速背板总线系统，其特征在CPU模块中DDR选用型号为MT9HTF6472Y-667B3芯片或MT8JTF12864HZ-1G6G1芯片。

本发明的一种基于PCI-E接口的大规模PLC高速背板总线系统，其特征在CPU模块中Flash选用型号为JS28F256P30T95、M25P32芯片或S25FL128SAGMFIR01芯片。

本发明的一种基于PCI-E接口的大规模PLC高速背板总线系统，其特征在CPU模块中FIFO的均通过Block RAM(BRAM)编程实现。

本发明的一种基于PCI-E接口的大规模PLC高速背板总线系统，其特征在CPU模块中PCI-E接口标准为Gen2x1或Gen2x4。

有益效果

本发明与现有技术相比，具有以下有益效果：

1、将基于Xilinx的新型高性能的PCI Express总线方式应用到大规模PLC高速背板总线系统中，开发具有通用性和开放性的大规模PLC高速背板总线；

2、能够以多个端点设备采集事务数据，并使端点设备、CPU模块置于同一个背板总线链路中，组网方便，易于安装维护；

3、采用PCI-E接口标准，可提供最佳数据吞吐量，每个PCI Express背板总线链路具备4.0Gb/s的数据传输带宽，是一种传输速率高、数据失真率低、实时性好的PLC背板总线系统。

附图说明

图1为本发明中总线系统拓扑结构图；

图2为本发明中总线系统嵌入式设备硬件架构图；

图3为本发明中总线系统嵌入式设备的FPGA逻辑结构图；

图4为本发明系统工作流程示意图；

图5为本发明系统的数据流向示意图。

具体实施方式

附图1是PCI Express总线系统的拓扑结构。在图1中，系统所有设备连接在PCIExpress总线上，包括CPU模块(1)、多个端点设备(2)(3)(4)(5)(6)。在这个总线系统里每个设备都有唯一的ID标识，数据的交流都是基于PCI Express总线。根节点将CPU(8)、DDR(9)和Flash(10)连接到PCI Express总线中，可以直接连接端点设备(2)，也可以使用交换开关扩展PCI Express总线链路。根节点能代表CPU(8)启动PCI Express事务并访问DDR(9)和Flash(10)，能在端口上接收端点设备(2)(3)(4)(5)(6)对DDR(9)和Flash(10)的访问请求，同时能够完成不同端口间事务对事务的路由。交换开关提供了多个连接端点设备(3)(4)(5)(6)的端口，同时还提供一个到根节点的上游端口。交换开关的每个端口连接一条链路，可以提供连接的端点设备(3)(4)(5)(6)间的事务数据包路由，也可以提供到根节点的向上游路由。端点设备(2)(3)(4)(5)(6)是PCI Express体系结构中的终端设备，如I/O模块、智能模块和特殊模块等具备PCI-E接口的设备，端点设备在PCI Express体系结构中作为事务的请求者(启动事务)或完成者(响应事务)。在初始化时系统给端点设备设置总线号、设备号和功能号，每个端点设备都具有中断请求和事务处理的权限。电源模块(7)为系统供电。

附图2是基于PCI-E接口的大规模PLC高速背板总线嵌入式设备硬件架构图。系统通过FPGA的PCI-E接口(12)连上PCI Express背板总线，获取PCI-E数据包。FPGA通过参照PCI Express协议对数据包进行解析得到端点设备的事务数据，通过DMA(13)控制分别传输至DDR(9)、Flash(10)和FIFO(14)。而后CPU(8)从FIFO(14)取数据，在CPU(8)里运行用户程序得到相应的处理结果，同样的放入FIFO(14)中。FPGA通过DMA(13)的控制取出FIFO(14)中的处理结果，将该处理结果通过PCI-E接口发送至PCI Express总线链路。同时系统具有自备份功能，FPGA会将每一个处理结果和对应的设备ID、时间等信息存入Flash(10)，并且会定时清理更新。电源模块(7)为系统供电。

附图3是FPGA逻辑结构图，说明分别与系统仲裁模块通信连接的PCI-E数据收发模块、PCI-E协议解析模块、DMA控制模块、DDR控制模块、Flash控制模块和FIFO控制模块；PCI-E数据收发模块通过金手指与高速背板总线物理层电路相连，分别完成接收PCI-E数据包和发送用户程序处理结果；PCI-E协议解析模块接收端点设备发送的数据包，按照接口标准解析数据包获取事务数据；DMA控制模块控制数据格式的打包解包和数据的搬运；DDR控制模块通过FPGA接口与片外DDR相连接，对DDR实现配置、读写数据，DDR内存为处理结果数据缓存；Flash控制模块通过FPGA接口与片外Flash相连接，对Flash实现配置、读写数据和擦除等操作，Flash为数据备份存储器；FIFO控制模块通过FPGA接口与片外FIFO相连接，对FIFO实现配置、读写数据，FIFO为FPGA核心电路与CPU核心电路间的数据交换桥；系统仲裁模块协调高速背板IO的其他模块之间的数据交换。

Claims (8)

1.一种基于PCI-E接口的大规模PLC高速背板总线系统，其特征在于：

包括至少一个基于PCI-E接口的CPU模块和至少一个基于PCI-E接口的端点设备，所述的CPU模块和端点设备通过高速背板总线互相连接，CPU模块和端点设备的事务数据通过PCI-E接口数据包的方式在高速背板总线中进行路由和传输；

CPU模块包括CPU核心电路、FPGA核心电路、DDR内存、Flash和FIFO模块；

端点设备包括了系统仲裁模块以及分别与系统仲裁模块通信连接的PCI-E数据收发模块、PCI-E协议解析模块、DMA控制模块、DDR控制模块、Flash控制模块和FIFO控制模块；PCI-E数据收发模块通过金手指与高速背板总线物理层电路相连，分别完成接收PCI-E数据包和发送用户程序处理结果；PCI-E协议解析模块接收端点设备发送的数据包，按照接口标准解析数据包获取事务数据；DMA控制模块控制数据格式的打包解包和数据的搬运；DDR控制模块通过FPGA接口与片外DDR相连接，对DDR实现配置、读写数据，DDR内存为处理结果数据缓存；Flash控制模块通过FPGA接口与片外Flash相连接，对Flash实现配置、读写数据和擦除等操作，Flash为数据备份存储器；FIFO控制模块通过FPGA接口与片外FIFO相连接，对FIFO实现配置、读写数据，FIFO为FPGA核心电路与CPU核心电路间的数据交换桥；系统仲裁模块协调高速背板IO的其他模块之间的数据交换；

CPU核心电路与FPGA核心电路进行数据交互，运行用户程序以处理从FPGA核心电路处获取的事务数据；

系统工作时，CPU上运行实时操作系统，执行用户程序，从端点设备上读取指定的数据单元，通过PCI-E总线传回数据，CPU对数据进行相关逻辑的处理工作，完成后再打包传回IO模块，IO模块将相应的运算结果输出到物理管脚上，系统的具体工作过程为：

步骤1：端点设备和CPU模块通过根节点和交换开关连接到同一个背板总线链路内，系统上电初始化并自检，根节点代表CPU发起配置事务请求初始化PLC，系统开始工作；

步骤2：CPU运行用户程序，生成存储器访问请求从DDR、Flash取出数据进行处理；在用户程序执行过程中，CPU和端点设备作为请求者发起事务请求或完成者完成事务请求，按照以下规则循环工作以实现事务通信：

1)当根节点代表CPU作为请求者发起事务，端点设备作为完成者对事务做出响应，则根节点把打包生成的请求事务数据包通过背板总线链路直接发送至对应的端点设备，或经过交换开关转发至下游对应的端点设备，端点设备解码获取的数据包收集请求数据，若为非报告事务则同时返回一个带数据的完成事务数据包；

2)当端点设备作为请求者发起事务，根节点代表CPU作为完成者对事务做出响应，则端点设备把打包生成的请求事务数据包通过背板总线链路直接发送至根节点，或经过交换开关转发至上游的根节点，根节点解码获取的数据包收集请求数据，若为非报告事务则同时返回一个带数据的完成事务数据包。

2.根据权利要求1所述的系统，其特征在于：

还包括PCI-E根节点和PCI-E Switch，CPU模块从根节点引出，通过PCI-E Switch连接端点设备；

所述的根节点用于连接CPU模块和PCI-E接口且包括至少一个用于连接PCI-E接口的端口；

所述的PCI-E Switch用于PCI Express背板总线链路的扩展，使PCI Express背板总线链路能够连接多个设备。

3.根据权利要求1所述的系统，其特征在于：

端点设备为PLC系统中具备PCI-E接口的设备，并用于数据IO与模拟IO的输入与输出及将高速的PCI-E数据包进行解析与压缩。

4.根据权利要求1所述的系统，其特征在于CPU模块中FPGA采用Xilinx的Virtex-5系列XC5VLX110T型号芯片，或Zynq-7000系列XC7Z045型号芯片。

5.根据权利要求1所述的系统，其特征在于CPU模块中CPU处理器采用Xilinx FPGA提供的Microblaze软核处理器或XC7Z045芯片内置的ARM Corte-A9双核处理器。

6.根据权利要求1所述的系统，其特征在于，CPU模块中DDR采用型号为MT9HTF6472Y-667B3芯片或MT8JTF12864HZ-1G6G1芯片。

7.根据权利要求1所述的一种基于PCI-E接口的大规模PLC高速背板总线系统，其特征在于，CPU模块中Flash选用型号为JS28F256P30T95、M25P32芯片或S25FL128SAGMFIR01芯片。

8.根据权利要求1所述的一种基于PCI-E接口的大规模PLC高速背板总线系统，其特征在于，CPU模块中PCI-E接口标准为Gen2x1或Gen2x4。